[发明专利]VLSI多层供电网络中优化配置垂直通孔的启发式方法

说明书

技术领域

VLSI多层供电网络中优化配置垂直通孔的启发式方法属于VLSI物理设计领域，尤其属于布局布线领域中的供电网络优化设计技术范畴。作为特殊线网布线的一部分，供电网络设计在布局布线阶段具有极其重要的地位。

背景技术

1.供电网络设计的重要性

在芯片物理设计中，供电网络的布线属于特殊线网布线部分。不适当的供电网络设计会引起一系列的严重问题，如半导体器件得不到足够的供电电压所引起的逻辑错误、供电网络中某一支路的电流密度过大所引起的供电网络的损坏等，这些都会极大地影响电路的性能，甚至使电路失效，芯片无法正常工作。因此在布线阶段，供电网络的布线具有最高优先级。

随着集成电路的制造工艺由目前的深亚微米(DSM)进入到超深亚微米(VDSM)，集成电路的设计规模也由超大规模(VLSI)，甚大规模(ULSI)向极大规模(GSI)发展，供电网络的规模与复杂度也在逐渐增大，对原有的设计方法提出了挑战。更重要的是，由于芯片功耗急剧增加及芯片供电电压不断降低，使得供电网络必须提供越来越大的工作电流；与此同时，随着芯片工作频率的急剧提高，使得寄生电容、电感对供电网络影响的日益增大。所有这一切使得芯片的安全供电问题成为芯片设计制造过程中最主要的棘手问题之一，也是制约芯片性能和规模继续提高的主要瓶颈之一。最近对深亚微米集成电路设计的调查表明，79％的设计具有电源网络的问题，需要在流片之前矫正，否则芯片将由于电源网络上的电压降过大而不能正常工作。因此供电网络设计问题受到了学术和工业界的空前重视。

2.供电网络中的IR电压降

设计不当的供电网络可能引起的严重问题之一就是供电网络上过大的供电电压波动。10％的供电电压波动就会导致大于10％的时延不确定性，从而引起逻辑错误、导致芯片失效。可能引发过大电压波动的因素有很多，包括工作电流过大带来的IR电压降、高频率下寄生电感带来的噪声等。 

在当前的频率下，IR电压降依然是可能引发过大电压波动的主要因素。IR电压降主要由片上供电网络的电阻导致。当供电网络中有很大的电流，就会引发过大的电压降，从而影响电路的性能并会导致功耗提高。

IR电压降又分为两类：静态IR电压降和动态IR电压降。静态IR电压降指的是在平均功耗和平均电流的基础上得到的电源和地之间的电压降，可以通过调整供电网络的线宽来消除；而动态IR电压降则考虑了电路模块工作时一个时钟周期内的电流波形和电源与地之间的去耦合电容，动态IR电压降问题可以通过调整线宽和放置去耦合电容两种方式来消除，去耦合电容可以使用NMOS栅氧化层电容来有效的获得。

如前所述，消除IR电压降的最基本的方法之一便是调整供电网络的线宽。但是如果没有很好的规划和设计，调整线宽会使供电网络占用过多的布线面积资源，导致后继的信号线布线阶段的布线拥挤问题。因此，如何调整线宽来占用最少的布线资源以消除供电网络中过大的IR电压降便是一个数学优化问题。

总体来讲，线宽优化可以根据拓扑结构的不同分为两类：一类是针对树形拓扑结构的供电网络，由于树形结构的特殊性，可以证明这是一个凸规划问题，可以采用拉格朗日乘子法进行优化；另一类是带回路的一般图结构，尤其是工业界中普遍使用的网状供电网络，这类结构的优化问题的求解要困难的多，原因在于这种结构中含有回路，各分枝上电流的方向不确定，并且求解之前各个分支的电流都是未知量，因此此时所有约束都是非线性的，成为一个非线性约束优化问题，求解这类问题一般要采用复杂得多的数学规划方法或者启发式方法求解，目前提出的较成熟的方法有Tan-Shi算法、PECT算法等。

然而，有一个很重要的问题是，在含有大量垂直通孔的多层供电网络中，只通过优化线宽并不能起到最好的效果。事实上，随着特征尺寸的减少，垂直通孔的电阻对供电网络IR电压降的影响已经到了不可忽略的地步。

3.多层供电网络中的垂直通孔

随着集成电路的规模不断增加，芯片上的线网也越来越密集，因此现在一般都必须采用多层线网才能实现芯片上各个模块之间的互联，并且多层线网的层数也呈逐渐上升的势态。在多层线网中，为了实现不同层之间金属线的互连，垂直通孔(Via)便是不可或缺的重要组成部分。

近些年来有关垂直通孔的研究日益引起人们重视的原因在于，随着特征尺寸的减少，金属线网的电阻在不断增大，而其中增长速度最快的就是垂直通孔。在特征尺寸为90纳米的芯片中，一个垂直通孔的电阻值可以相当于100微米的金属线。垂直通孔的电阻值在整个多层线网占据的比重越来越大，这对芯片设计的各个阶段都提出了新的挑战。