[发明专利]一种外部控制DMA控制器的方法及其装置

权利要求书

1.一种外部控制DMA控制器的方法，其特征在于，包括：

步骤一，CPU初始化用于传输数据的BD链表，并以所述BD链表中的多个BD完成一个数据包的传输；

步骤二，所述CPU设置所含DMA控制器的属性，启用DMA外部控制模式、流控模式；

步骤三，外部逻辑模块对所述DMA控制器进行控制，实现以所述流控模式设置的字节大小传输数据。

2.根据权利要求1所述的外部控制DMA控制器的方法，其特征在于，所述步骤一中，进一步包括：由所述CPU根据BD数据结构建立所述BD链表的步骤，所述BD数据结构根据所述DMA控制器的要求确定。

3.根据权利要求1所述的外部控制DMA控制器的方法，其特征在于，所述步骤一中，所述BD链表的个数根据实际数据传输的流量确定。

4.根据权利要求1、2或3所述的外部控制DMA控制器的方法，其特征在于，所述步骤三中，进一步包括：所述外部逻辑模块根据与所述DMA控制器之间的信号线和时序完成对所述DMA控制器控制的步骤。

5.根据权利要求1、2或3所述的外部控制DMA控制器的方法，其特征在于，所述步骤三中，所述外部逻辑模块对所述DMA控制器进行控制的步骤具体包括：

当所述外部逻辑模块接收到一个数据包时，向所述DMA控制器发出请求信号申请所述DMA控制器传输数据；

所述DMA控制器向所述外部逻辑模块返回确认信号，并将根据所述BD链表的信息从所述外部逻辑模块的逻辑寄存器读取所述数据包的相关信息，并将该相关信息写入到另一所述链表的相应域中。

6.根据权利要求5所述的外部控制DMA控制器的方法，其特征在于，所述步骤三中，进一步包括：当所述CPU的内存有数据包时，所述CPU通过定时查询任务从所述内存中接收数据的步骤。

7.一种外部控制DMA控制器的装置，包括CPU、所述CPU的DMA控制器，其特征在于，还包括：外部逻辑模块，连接所述DMA控制器；

所述CPU，用于初始化用于传输数据的BD链表，并以多个所述BD链表完成一个数据包的传输；并设置所述DMA控制器的属性，启用DMA外部控制模式、流控模式；

所述外部逻辑模块，用于对所述DMA控制器进行控制，实现以所述流控模式设置的字节大小传输数据。

8.根据权利要求7所述的外部控制DMA控制器的装置，其特征在于，所述CPU根据BD数据结构建立所述BD链表，所述BD数据结构根据所述DMA控制器的要求确定。

9.根据权利要求7或8所述的外部控制DMA控制器的装置，其特征在于，所述BD链表的个数根据实际数据传输的流量确定。

10.根据权利要求7或8所述的外部控制DMA控制器的装置，其特征在于，所述外部逻辑模块根据与所述DMA控制器之间的信号线和时序完成对所述DMA控制器控制。