[发明专利]一种使用缩颈外延获得低位错密度外延薄膜的方法

说明书

技术领域

本发明属于半导体材料制备技术领域，特别涉及一种使用缩颈外延获得低位错密度外延薄膜的方法。

背景技术

将一些新材料用在CMOS器件或光电器件中，可以提高器件的性能。例如，将锗、应变硅或应变锗作为新型沟道材料，可以减小沟道中载流子的有效质量，进而增大其迁移率，是使MOSFETs适应晶体管尺寸按比例缩小的趋势的一个重要方向；锗的禁带宽度较小，适合于制作光电器件。为了应用已有的传统CMOS工艺，各种新材料需要制作在硅衬底上，这就带来了一系列问题。

对于应变硅沟道，为了实现其中的应变，需要在沟道下方使用与硅的晶格常数不同的材料。目前比较普遍的方法是使用弛豫的锗硅虚拟衬底，通过调节锗硅衬底中的组分，控制沟道中的应变。但是，由于锗与硅的晶格常数相差4.2％，在硅圆片上淀积锗硅时，最初两层结构间存在一定的应力，而当锗硅的厚度超过关键厚度，或生长的环境超过一定温度后，应力被释放，锗硅与体硅之间存在的晶格失配会给锗硅层带来粗糙的表面和高的位错密度。而在表面质量差的锗硅层上继续生长的应变硅材料，也会存在较差的表面粗糙度和位错密度。其中，前者会影响沟道中载流子的迁移率，后者则会使器件中存在较大的漏电流或降低光电器件的效率，从而使该材料不能应用于器件。

类似的，锗材料的生长由于与硅之间的晶格失配的存在，其质量也比较难以控制，使用锗硅虚拟衬底可以改善这一状况。于是，与应变硅沟道的生长一样，弛豫锗硅衬底中的位错密度是获得质量好的锗和应变锗薄膜的关键之一。

目前，减小异质结构中的位错密度的方法之一是使用多个组分渐变的缓冲层。例如，对于锗和硅的异质结构，引入多个锗含量逐渐升高的锗硅层，几个锗硅层的组分可以是连续变化的，也可以是阶跃变化的。这种方法被证实可以使大部分的位错终止在缓冲层中，从而很大程度地减小缓冲层上淀积的薄膜中的位错密度。这个方法的缺点是，为了得到位错密度低的表面层薄膜，缓冲层的厚度要求很厚，一般硅上沉积锗需要的缓冲层的厚度约为10um。这样厚的结构成本较高，并且和传统CMOS工艺的兼容性不好。

另外一种方法是使用高温900℃退火时，对薄膜进行循环退火，可以使螺位错滑动，当螺位错滑动到薄膜的边界或是两条位错线互相抵销时，薄膜中的位错即被消除，更长的退火时间，或是更多的循环次数，可以减少剩余的位错，然而，有报道的使用这种方法得到的最好结果不如使用渐变缓冲层的结果好，并且，多步骤的高温退火，会为集成电路中已经形成的其他器件带来不利的影响。

因此，需要一种新的方法来得到位错密度很低的异质薄膜，同时，其厚度和热预算要尽可能的小，有实验证明，使用一步光刻和一步刻蚀的缩颈外延技术，可以在体硅衬底上得到位错密度很低的锗；将类似方法应用于其他材料的生长上，可以使其内部的位错密度很低。

发明内容

本发明的目的是提供一种使用缩颈外延获得低位错密度外延薄膜的方法，其特征在于，该方法使用淀积、选择性外延和热氧化的制备方法制造低位错密度的锗硅衬底和高迁移率沟道，具体工艺如下：

1)应变硅沟道的制备

(1)在(100)晶向硅衬底上使用超高温化学气相沉积UHVCVD沉积一层较薄的、锗浓度较低的锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；

(2)氧化锗硅衬底，提高其中锗的浓度到较高的水平；

(3)在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；

(4)在二氧化硅上沉积光刻出一系列孔的图形，保证孔的宽度小于二氧化硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；

(5)在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗硅接近；

(6)选择性外延薄的的硅，以保持其中的应变。

2)制备锗沟道

(1)在(100)晶向硅衬底上用UHVCVD淀积一层较薄的、锗浓度较低的

(2)锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；

(3)氧化锗硅衬底，提高其中锗的浓度到较高的水平；

(4)在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；

(5)在二氧化硅上淀积光刻出一系列孔的图形，保证孔的宽度小于二氧化硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；

(6)在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗硅接近；

(7)选择性外延薄的锗。

3)应变锗沟道制备