[发明专利]DDS信号源幅频特性补偿方法及相应的DDS信号源

说明书

技术领域

本发明涉及DDS信号发生器领域，特别涉及一种能够有效的改善因DAC保持特性以及椭圆滤波器通带内纹波起伏所引起的信号幅频特性不平坦的方法及其装置。

背景技术

DDS(直接数字合成)是继直接频率合成技术和锁相环式频率合成技术之后的第三代频率合成技术，它凭借其相对带宽宽、转换时间短、分辨率高、输出相位连续、可产生宽带正交信号及其它多种调制信号、可编程、全数字化以及控制灵活方便等特性，近年来在信号发生器领域得到普遍应用。DDS信号源基本结构主要由相位累加器、波形RAM、数模转换器(DAC)以及低通滤波器等组成。相位累加器在取样时钟控制下与频率控制字所决定的相位增量相加；相位累加器的高位输出作为波形RAM的地址，实现波形相位到幅值的转换；波形数据经DAC转换成模拟量，通过低通滤波器输出相对平滑的波形。

低通滤波器在DDS中起着保持有效分量、抑制杂波的作用，对输出波形质量的好坏起着至关重要的作用。对于正弦信号，根据奈奎斯特采样理论，输出信号的谐波分量将出现在kf_S±f₀处，其中f_S是采样时钟的频率，f₀是输出信号的频率。在DDS信号源中常选用过渡特性陡峭的椭圆滤波器完成对正弦信号的滤波，保证正弦信号的谐波抑制，但椭圆滤波器的幅频特性在通带和阻带内都具有纹波起伏。此外，由于目前DAC实现的并非是理想的单位冲击采样，而是采用零阶保持技术，其传递函数具有sinx/x的包络特性。因此，基于DDS的信号源其通带幅频特性不平坦。

目前，DDS信号源常采用LC谐振电路并结合软件的方法来进行幅频特性的校正，但由于电感、电容数值的偏差以及电路板寄生电容与寄生电感的影响，所实现的LC谐振电路与理论计算值具有一定的偏差，且每次需要专业设计人员进行调节，费时费力。而软件校正的方法只能实现点频上的校正，无法实现扫频、调频等波形的幅度校正。

发明内容

本发明的目的是为DDS信号发生器(又称DDS信号源)提供一种通过数字滤波进行幅频特性补偿的技术。

本发明是在现有DDS信号源的RAM查找表和数模转换器(DAC)之间增设一个数字滤波模块和一个选择开关(参见图1)，RAM查找表输出的幅度信息由选择开关进行切换，选择是将幅度信息经过数字滤波模块进行幅度预校正后再进行数模转换，还是直接将幅度信息送到DAC进行数模转换。DDS信号源在投入实际应用前，通过数字滤波进行幅频特性补偿(即校正)，具体的校正步骤如下：

1)设置选择开关，选择将RAM查找表输出的数据直接送到DAC进行数模转换：

2)通过测试DDS信号源的输出信号获取该信号源的幅频特性函数；

3)对所获取的幅频特性函数取倒数；

4)根据幅频特性函数的倒数利用频率抽样法计算数字滤波模块的抽头系数；

5)将抽头系数填入数字滤波模块的抽头系数查找表；

6)设置选择开关，让RAM查找表输出的数据通过数字滤波模块后输出到DAC。

本发明的另一个目的是提供一种实现上述进行幅频特性补偿方法的DDS信号源。本发明的DDS信号源主要由波形数据合成模块、数字滤波模块、选择开关、DAC及信号调理模块、中央处理模块(CPU)几部分及与之相对应的处理软件组成，分述如下：

1)波形数据合成模块主要由相位累加器、RAM查找表、采样时钟并辅以相应的逻辑控制电路组成，负责在采样时钟信号同步的情况下完成所需频率的高速波形数据产生功能。

2)数字滤波模块是本发明的核心，如图2，它包括数据存储单元、抽头系数查找表、乘法器、累加器、状态控制逻辑单元：波形数据合成模块中的采样时钟分别与状态控制逻辑单元和累加器连接；状态控制逻辑单元输出控制信号对数据存储单元、抽头系数查找表和累加器进行控制；数据存储单元的输出与抽头系数查找表的输出送到乘法器完成相乘操作，其输出又送到累加器，由累加器输出校正后的幅度信息。

3)选择开关同时连接RAM查找表和数字滤波模块的累加器，由其选择是将幅度信息直接还是经过数字滤波模块进行幅度预校正后送到DAC进行数模转换。

4)DAC及信号调理模块负责完成预校正后的幅度信息的数字一模拟转换，并对模拟信号进行滤波、调节信号的幅度与偏移。

5)中央处理模块主要由一片高性能的DSP(数字信号处理器)组成，对整个系统进行总体控制，主要负责波形数据传送、相位累加器控制、数字滤波模块参数设定等工作，并对选择开关进行控制。