[发明专利]EDMOS高压器件的制造方法

说明书

技术领域

本发明涉及半导体制造领域的离子注入工艺，具体地说，涉及一种横向扩散的延长漏极金属氧化物半导体(Extended Drain Metal Oxide Semiconductor，EDMOS)高压器件的制造方法。

背景技术

EDMOS高压器件在液晶面板驱动、电源管理等芯片中有广泛的应用。现有EDMOS高压器件的横向剖面图如图1所示，其包括高压P阱区6′以及形成于P阱区上的源极1′、漏极2′、栅极3′、轻掺杂漂移区4′、体硅7′、隔离沟槽5′。该器件采用了轻掺杂的漂移区，所以能够承受较高的操作电压(漏极电压或者击穿电压)，如图6所示。由于基区展宽效应(Kirk effect)，该器件的衬底电流较大，如图5所示，甚至会出现双峰现象，进而导致器件寄生晶体管开通，闩锁效应等问题。

 采用二次离子注入形成重掺杂的漂移区可以抑制基区展宽效应，实现降低衬底电流第二个峰值，但同时会导致第一个峰值升高，如图5所示。同时，采用二次离子注入的EDMOS高压器件的耐击穿性能退化，也就是说其能够的操作电压很低，如图6所示，这样，该采用二次离子注入制造的EDMOS高压器件的生产工艺的可调整性比较局限。

发明内容

有鉴于此，本发明解决的技术问题在于提供一种EDMOS高压器件的制造方法，其可在不减少器件击穿电压的基础上减小器件的衬底电流。

为解决上述技术问题，本发明提供了一种新的EDMOS高压器件的制造方法的制造方法。所述EDMOS高压器件包括衬底以及形成于衬底表面的栅极，所述制造方法包括如下步骤：a.向衬底进行一次离子注入，在栅极旁侧形成轻掺杂漂移区；b.采用氧化或者淀积步骤在衬底表面形成氧化物或者氮化物，然后进行刻蚀步骤，在栅极两侧形成侧墙；c.利用侧墙向轻掺杂漂移区进行自对准离子注入，形成重掺杂漂移区，EDMOS高压器件的源漏极自重掺杂漂移区的引出。

与现有技术相比，本发明采用侧墙进行自对准离子注入，不需要额外的光罩，降低了生产成本；采用本发明的制造方法，器件形成了栅极端轻掺杂、漏极端重掺杂的渐进漂移区结构，这样在击穿电压可以满足要求的基础上有效降低了器件的衬底电流双峰的峰值。

附图说明

图1为现有EDMOS高压器件的横向剖面图。

图2至图4为采用本发明制造方法时各步骤对应的EDMOS高压器件的横向剖面图。

图5和图6为采用现有制造方法和本发明制造方法形成的EDMOS高压器件的电学性能的比较图。

具体实施方式

以下结合附图对本发明EDMOS高压器件的制造方法的较佳实施例进行描述，以期进一步理解本发明的目的、具体结构特征和优点。

请参阅图2至图4，本发明提供了EDMOS高压器件的制造方法，本实施例的高压器件是P型高压器件，其包括高压P阱区1、形成于P阱区1上以隔离其他器件的隔离沟槽2以及形成于P阱区表面的栅氧化层(未标示)和栅极3。本发明提供的制造方法包括如下步骤：

a.向P阱区1进行一次离子注入A，在栅极3一端形成轻掺杂漂移区4，参阅图2；

b.采用淀积或者氧化的方法在P阱区表面形成氧化物或者氮化物，然后进行各向同性刻蚀在栅极3两侧形成侧墙(spacer)，横向宽度约为0.1μm(微米)，参阅图3；

c.利用侧墙向轻掺杂漂移区4进行自对准离子注入B，形成一部分重掺杂漂移区6，EDMOS高压器件的源漏极自重掺杂漂移区引出，参阅图4。

需要说明的是，在集成电路工艺中，侧墙主要是为了形成器件源/漏极的重掺杂，以降低源/漏极引线的导通电阻。在本发明中该侧墙不仅用于后续源/漏极的重掺杂，且兼用该侧墙进行EDMOS重掺杂漂移区的离子注入。

在上述步骤a、c离子注入过程中，不需要离子注入的区域，需要利用光罩遮挡住。在上述步骤c中，部分区域由侧墙遮挡，节省了光罩，提高了生产成本。

采用上述制造方法后，EDMOS高压器件形成了栅极端轻掺杂，漏极端重掺杂的渐进漂移区结构，该结构降低了衬底电流双峰的峰值，如图5所示；而且形成的EDMOS高压器件的耐击穿电压仅付出了较小的代价，能够满足工艺的要求，如图6所示。