[发明专利]浅沟槽隔离结构的制造方法

说明书

技术领域

本发明涉及半导体领域的制造技术，具体地说，涉及一种浅沟槽隔离(Shallow Trench Isolation，STI)结构的制造方法。

背景技术

在半导体的制造领域，随着半导体器件集成和小型化的发展，隔离半导体器件的隔离结构的大小也随之减小。因此，目前STI成为0.25微米以下互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)器件制造的主流隔离工艺。由于STI结构的制造工艺复杂，步骤繁多，不可避免的造成硅片的有源区域内的应力累积，从而影响器件的电学性能。图1和图2为NMOS和PMOS器件的饱和电流随沟道宽度变化的趋势。在STI工艺导致的应力作用下，上述两种类型的MOS器件饱和电流都随沟道变窄而下降达15％，产生对沟道宽度的依赖，并严重影响器件的驱动能力。

研究结果显示，STI应力主要由沟槽介质氧化物填充之前硅片的弯曲度导致。硅片的弯曲是由于产生的应力不平衡导致的，在STI制造过程中，在硅片正面淀积垫氮化硅层的同时也在硅片的背面淀积。因此，尽管垫氮化硅层具有很大的内应力，但因硅片的正、背面的应力可以互相抵消，导致硅片仍然平整。但是接下来的刻蚀沟槽的过程中，硅片正面的氮化硅层刻蚀成岛状，而背面的氮化硅层仍然保持完整，这样导致硅片中心向上凸起，硅表面的沟槽的容积被拉大。常规的低温退火工艺无法消除刻蚀产生的应力使硅片恢复平整。在这种情况下，在后续向沟槽内填充介质氧化物时，导致过量的介质材料被填入沟槽。在后续工艺中，硅片恢复原状时，硅片有源区就会受到过量介质氧化物的挤压，产生较大的应力效应，最终影响器件的电学性能。

发明内容

有鉴于此，本发明解决的技术问题在于提供一种浅沟槽隔离结构的制造方法，其可有效地消除STI制造过程中产生的应力。

为解决上述技术问题，本发明提供了一种新的浅沟槽隔离结构的制造方法。该制造方法包括：a.首先在硅片的半导体衬底上依次淀积垫氧化层和垫氮化物层；b.在垫氮化物层上涂光刻胶、曝光、显影形成沟槽图案；c.根据沟槽图案，以垫氮化物层为硬掩模，在半导体衬底上刻蚀形成沟槽；d.在沟槽的底部和侧壁氧化形成内衬氧化物层；e.向沟槽内填充介质氧化物；所述制造方法在所述步骤d之后和步骤e之前还包括进行1150摄氏度以上的退火工艺。

与现有技术相比，本发明提供的制造方法通过在淀积内衬氧化物层后进行高温退火步骤，有效地消除了刻蚀步骤产生的应力，减小甚至避免了硅片的弯曲，避免了将过量介质材料填充到沟槽内，有效改善了MOS器件的饱和电流对沟道宽度的依赖性。

附图说明

图1和图2为采用现有制造方法后NMOS和PMOS器件饱和电流随沟道宽度的变化趋势。

图3至图10为硅片STI结构的制造过程中部分截面示意图。

图10和图11为采用现有和本发明制造方法后NMOS和PMOS器件饱和电流沟道宽度的变化趋势的比较图。

具体实施方式

以下结合附图对本发明浅沟槽隔离(STI)结构的制造方法的较佳实施例进行描述，以期进一步理解其发明的目的、具体结构特征和优点。

请参阅图3至图10，典型的STI形成过程包括如下步骤：a.首先在硅片的半导体衬底1上依次淀积垫氧化层(oxide)2和垫氮化物层(nitride)3，如图3；b.在氮化物层3上涂光刻胶、曝光、显影形成沟槽图案，以定义硅片的有源区，如图4；c.接着，根据形成的沟槽图案，以垫氮化物层3为硬掩模，在半导体衬底1上刻蚀形成沟槽4，如图5；d.在沟槽4的底部和侧壁氧化形成内衬氧化物层5，如图6；e.向沟槽4内填充介质氧化物6，如图7；f.对有源区进行反向刻蚀，如图8；g.采用化学机械抛光工艺，对硅片表面进行平坦化步骤，如图9；h.去除残余垫氮化物层，完成STI结构，如图10。

本发明提出的浅沟槽隔离结构的制造方法是：在上述步骤d之后和步骤e之前增加一步1150摄氏度以上(包括1150摄氏度，全文同)的高温退火工艺。通过高温退火工艺消除了在步骤c中垫氮氧化物层产生的薄膜应力，使得硅片恢复平整，这样在后续步骤e介质氧化物的填充不会对硅片的有源区造成挤压，从而减轻STI应力效应造成的饱和电流对沟道宽度的依赖性。通过图11和图12所示的比较图可知，采用本发明的制造方法后NMOS和PMOS器件饱和电流对沟道宽度的依赖性明显改善。