[发明专利]一种微控制器无效
| 申请号: | 200710172342.1 | 申请日: | 2007-12-14 |
| 公开(公告)号: | CN101458500A | 公开(公告)日: | 2009-06-17 |
| 发明(设计)人: | 陈立权 | 申请(专利权)人: | 上海海尔集成电路有限公司 |
| 主分类号: | G05B19/04 | 分类号: | G05B19/04 |
| 代理公司: | 北京同立钧成知识产权代理有限公司 | 代理人: | 刘 芳 |
| 地址: | 200030上海*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 控制器 | ||
技术领域
本发明涉及半导体集成电路设计领域,尤其涉及一种微控制器(MCU, Micro Control Unit)。
背景技术
如图1所示为现有技术微控制器结构示意图,微控制器6包括:中央 处理单元(Central Processing Unit,简称)1、外设2、静态随机存储 器(Static Random Access Memory,简称)3、电可擦写可编程只读存储 器(Electrically Erasable Programmable Read Only,简称EEPROM)4 以及闪速存储器(Flash Memory)5,CPU1分别与外设2、SRAM3、EEPROM4 以及Flash存储器5连接,其中SRAM3和EEPROM4均用于存储CPU1输入 的数据,不同之处在于SRAM3具有掉电易失性,即存储在SRAM3中的数据 掉电后就不存在,而EEPROM4为非易失存储器,存储在EEPROM4中的数据 即使掉电后仍然存在,所以EEPROM4通常被用来存储重要数据;Flash存 储器5用于存储用户程序;外设2包括时钟、中断模块、模式转换模块、 串行接口等。
图1所示的微控制器中需要三个存储器SRAM、EEPROM以及Flash存 储器来分别存储临时数据、重要数据、用户程序,增加了微控制器结构的 复杂性。
发明内容
本发明的目的在于针对现有技术的不足,提供一种微控制器,该微控制 器可以在Flash存储器中实现EEPROM的功能。
本发明提供了一种微控制器,包括:包括中央处理单元、外设、静态随 机存储器、电可擦写可编程只读存储器以及闪速存储器,所述闪速存储器 中设有用户程序存储单元,所述闪速存储器中还设有应用编程单元,与所 述中央处理单元通过应用编程接口连接,用于存储用户数据。
本发明提供的微控制器通过在闪速存储器中设置具有应用编程功能的应 用编程单元,通过应用编程接口将中央处理单元中的数据存入应用编程单元, 该应用编程单元中存储的数据掉电不丢失,实现了在闪速存储器中实现电可 擦写可编程只读存储器的功能。
下面通过具体实施例并结合附图对本发明做进一步的详细描述。
附图说明
图1所示为现有技术微控制器结构示意图;
图2所示为本发明微控制器实施例一结构示意图;
图3所示为本发明微控制器实施例二结构示意图。
具体实施方式
图2所示为本发明微控制器实施例一结构示意图,本实施例微控制器包 括:CPU1、外设2、SRAM3、应用编程(In Application Programming,简称 IAP)接口7、Flash存储器8,其中Flash存储器8中包括:用户程序单元 82和IAP单元81,CPU分别与IAP接口7、外设2、SRAM3以及Flash存储区 中的用户程序单元82连接,IAP接口7与Flash存储器8中的IAP单元81 连接,以上所述CPU1与外设2、SRAM3、IAP接口7以及用户程序单元82之 间的连接以及IAP接口7与Flash存储区8中的IAP单元81之间的连接均为 总线连接。
其中IAP接口7具体包括:数据寄存器71、控制寄存器72、地址寄存器 73、命令寄存器74以及数据处理单元75,数据寄存器71、控制寄存器72、 地址寄存器73、命令寄存器74分别与CPU1以及数据处理单元75相连,数 据处理单元75与IAP单元81连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海海尔集成电路有限公司,未经上海海尔集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710172342.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:双顶环冠脉支架
- 下一篇:具备感测资料辨识装置的胶囊内视镜系统及其辨识方法





