[发明专利]双应力膜互补金属氧化物半导体晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双应力膜互补金属氧化物半导体晶体管(CMOS)的制造方法。

背景技术

随着半导体制造技术的不断发展，金属氧化物半导体晶体管的尺寸也日益减小，但对其可靠性能和响应速率等物理性能有了更高的要求。

金属氧化物半导体晶体管中影响响应速率的重要因素是载流子迁移率，在同样的驱动电压下，具有大的载流子迁移率的晶体管具有较快的响应速率，人们总是通过各种方法来提高金属氧化物半导体晶体管的载流子迁移率以获得更高的响应速率。目前，业界已经发展出“应变硅技术”来改善导电沟道中的载流子的迁移率。

公开号为CN 1819121A的中国专利申请文件公开了一种制造应变硅晶体管的方法，在其公开的方法中，通过在金属氧化物晶体管上沉积氮化硅膜层，然后对所述的氮化硅膜层进行紫外光照射工艺，使该氮化硅膜层成为高张应力的应力膜，以提高金属氧化硅半导体晶体管中载流子的迁移率。

应力膜中的应力分为两种：张应力和压应力。张应力应力膜能够提高N型金属氧化物半导体晶体管(NMOS)中电子的迁移率；压应力应力膜能够提高P型金属氧化物半导体晶体管(PMOS)中空穴的迁移率。对于互补性金属氧化物半导体晶体管，为提高响应速率，需要在NMOS和PMOS上分别形成不同应力的应力膜层。

现有的一种形成双应力膜互补金属氧化物半导体晶体管的制造工艺如图1至图6所示。

如图1所示，提供具有NMOS晶体管102和PMOS晶体管104的半导体衬底100。

如图2所示，在所述NMOS晶体管102和PMOS晶体管104上形成张应力膜层106。

如图3所示，通过光刻刻蚀去除所述PMOS晶体管104上的张应力膜层，保留所述NMOS晶体管上的张应力膜层106a。

如图4所示，在所述张应力膜层106a和PMOS晶体管104上形成压应力膜层108。

如图5所示，通过光刻在所述PMOS晶体管上方形成光刻胶层107，并刻蚀去除所述张应力膜层106a上的压力膜层，在所述PMOS晶体管上的形成压应力膜108a；

接着，如图6所示，去除所述光刻胶层107。

然而，由于在沉积压应力膜层108时，会在与张应力膜层106a连接处形成如图4所示的凸起109，从而导致在形成压力应膜层108a后，在压应力膜层108a和张应力膜层106a的接合处具有如图6所示的凸起109，该凸起109会影响后续的工艺，并导致形成的互补金属氧化物半导体晶体管的稳定性能下降。

发明内容

本发明提供一种双应力膜互补金属氧化物半导体晶体管的制造方法，本发明的方法在张应力膜和压应力膜层的接合处不会产生凸起的缺陷。

本发明提供的一种双应力膜互补金属氧化物半导体晶体管的制造方法，包括：

提供具有第一晶体管和第二晶体管的半导体衬底，其中第一晶体管为NMOS晶体管或PMOS晶体管；第二晶体管对应为PMOS晶体管或NMOS晶体管；

在第一晶体管上形成用于提高第一晶体管载流子迁移率的第一应力膜；

在第一应力膜和第二晶体管上形成用于提高第二晶体管载流子迁移率的第二应力膜，所述第二应力膜的厚度至少等于所述第一晶体管的栅极介质层、栅极与第一应力膜的厚度之和；

平坦化所述第二应力膜，使所述第一晶体管栅极上的第一应力膜的表面被露出；

在所述第一应力膜被露出的表面上和第二晶体管栅极上方的第二应力膜上形成光刻胶图案，其中，所述第二晶体管栅极上方的第二应力膜上的光刻胶图案的线宽大于该第二晶体管的栅极的线宽；

刻蚀未被所述光刻胶图案覆盖的第二应力膜，直至去除所述第一应力膜上的第二应力膜；

其中，若所述第一晶体管为NMOS晶体管，则第一应力膜为掺杂应力膜；若第二晶体管为NMOS晶体管，则第二应力膜为掺杂应力膜。

可选的，形成第一应力膜的步骤如下：

通过沉积工艺在所述第一晶体管和第二晶体管上形成第一应力膜；

在所述第一晶体管上的第一应力膜上形成光刻胶图案；

刻蚀去除未被所述光刻胶图案覆盖的第一应力膜；

去除所述光刻胶图案；

其中，若所述第一晶体管为NMOS晶体管，则形成第一应力膜的工艺为沉积和原位掺杂工艺。

可选的，所述原位掺杂掺入的杂质为锗或碳。

可选的，进一步包括：对所述第一应力膜的执行紫外光照射工艺或热退火工艺。

可选的，所述第一应力膜为氮化硅。