[发明专利]电磁干扰屏蔽件及相关制造方法

说明书

技术领域

本公开涉及适于屏蔽印刷电路板上的电子元件不受电磁干扰(EMI) /射频干扰(RFI)影响的屏蔽件。

背景技术

这一部分中的陈述仅提供与本公开相关的背景信息，而可能并不构 成现有技术。

电子设备通常在其一部分内产生电磁信号，所述电磁信号可能辐射 到该电子设备的另一部分上，并干扰该部分。该电磁干扰(EMI)可引起 重要信号的减弱或完全丧失，从而使电磁设备效率低下或不能工作。为 了减小EMI的不良影响，将导电(有时导磁)材料插设在电子电路的所 述两个部分之间，以吸收和/或反射EMI能量。该屏蔽可呈壁或完整盖罩 的形式，可放置在电子电路的产生电磁信号的部分周围，并且/或者可放 置在电子电路的易受到电磁信号影响的部分周围。例如，通常用屏蔽件 包围印刷电路板(PCB)的电子电路或电子元件，使得EMI局限在其源 内，从而隔离EMI源附近的其它器件。

如这里所使用的那样，术语电磁干扰(EMI)应理解为大体包括并 指代电磁干扰(EMI)发射和射频干扰(RFI)发射，而术语“电磁”应理 解为大体上包括并指代来自外源和内源的电磁频率和射频。因此，术语 屏蔽(如这里使用的那样)大体上包括并指代例如防止(或至少降低) EMI和RFI相对于其内布置有电子设备的外壳或其它盖罩进出的EMI屏 蔽和RFI屏蔽。

发明内容

根据各个方面，提供了具有单片结构的板级屏蔽件的示例性实施方 式。在一个示例性实施方式中，具有单片结构的屏蔽件一般包括侧壁， 所述侧壁构造成用于大致围绕基板上的一个或多个电子元件安装到所述 基板上。上表面与所述侧壁一体形成。卡合闭锁机构(snap latch mechanism)由一个或多个侧壁的上部和下部一体限定，用于将盖可释放 地附接到所述下侧壁部分上。所述盖包括所述上表面和所述上侧壁部分。 所述卡合闭锁机构包括：第一互锁构件和第二互锁构件以及开口。该第 一互锁构件由所述一个或多个上侧壁部分一体限定，且相对于所述上表 面向下悬置。该第二互锁构件由一个或多个下侧壁部分一体限定，且相 对于所述上表面向上突出。该开口容纳所述第一互锁构件相对于所述开 口的向内运动，从而允许所述第一互锁构件相对于所述第二互锁构件相 应地持续向上或向下运动，从而使所述卡合闭锁机构接合或分离。因此， 所述卡合闭锁机构的分离允许所述盖与所述屏蔽件的所述下侧壁部分完 全分开。所述盖也可通过所述卡合闭锁机构的接合而重新附接到所述屏 蔽件的所述下侧壁部分上。

在另一示例性实施方式中，屏蔽盖罩包括侧壁和一体顶表面。所述 侧壁包括在之间共同限定有互锁装置(interlock)的上部和下部。所述上 侧壁部分从所述一体顶表面向下悬置。所述互锁装置将所述一体顶表面 和上侧壁部分可释放地附接到所述下侧壁部分上。所述互锁装置的分离 使得所述一体顶表面和上侧壁部分与所述下侧壁部分完全分开。所述一 体顶表面和上侧壁部分还可通过所述互锁装置的接合而重新附接到所述 下侧壁部分上。

其它方面涉及制造屏蔽件的方法以及向基板上的一个或多个电子元 件提供屏蔽(诸如板级屏蔽)的方法。在一个示例性实施方式中，一种 方法大致包括在单片材料中压印出用于所述屏蔽件的平面图案局部轮 廓，该平面图案局部轮廓包括侧壁以及位于所述侧壁中的一个或多个开 口。该方法还可包括形成第一和第二互锁构件以及大致位于上侧壁部分 和下侧壁部分之间的刻槽几何结构(scored geometry)。所述方法还可包 括在所述一体顶表面和上侧壁部分被可释放地保持在所述下侧壁部分上 时，相对于所述一体顶表面成一角度形成所述侧壁。所述第一和第二互 锁构件以及一个或多个开口限定卡合闭锁机构，该卡合闭锁机构将所述 屏蔽件的一体顶表面和上侧壁部分可释放地附接到所述屏蔽件的所述下 侧壁部分上。所述卡合闭锁机构的分离允许所述一体顶表面和上侧壁部 分与所述屏蔽件的所述下侧壁部分完全分开。所述一体顶表面和上侧壁 部分可通过所述卡合闭锁机构的接合而重新附接到所述屏蔽件的所述下 侧壁部分上。