[发明专利]保护所有权转移的数据处理系统、方法和互连结构

说明书

技术领域

本发明一般地涉及数据处理系统，具体地说，涉及数据处理系统中的改进的通信。

背景技术

传统的对称多处理器(SMP)计算机系统(如服务器计算机系统)包括多个全部连接到系统互连的处理单元，所述系统互连通常包括一个或多个地址、数据和控制总线。连接到所述系统互连的是系统存储器，其代表所述多处理器计算机系统中的易失性存储器的最低级别并且通常可由所有处理单元进行读和写访问。为了减少对驻留在系统存储器中的指令和数据的访问等待时间，每个处理单元通常都由各自的多级别高速缓存层次结构来进一步支持，所述层次结构的一个或多个较低级别可由一个或多个处理器核心所共享。

由于处理单元能够以其运行的时钟频率的升高并且由于系统规模的增大，所以处理单元之间通过系统互连的通信的等待时间已成为关键的性能问题。为了解决该性能问题，提出和/或实现了各种旨在改进传统总线式互连的性能和可伸缩性的互连设计。

发明内容

在数据处理系统中，多个代理在其间传送操作。每个操作包括请求和代表对所述请求的系统范围响应的组合响应。观察所述多个代理之间的请求和组合响应的等待时间。通过参考所述观察的等待时间来使用保护窗口扩展的相应持续时间配置所述多个代理中的每个代理。每个保护窗口扩展是接收到组合响应之后的时间段，在此期间，所述多个代理中的一个关联代理保护数据颗粒的一致性所有权在代理之间的转移。所述多个代理根据所述配置来采用保护窗口扩展，并且至少两个所述代理具有不同持续时间的保护窗口扩展。

本发明的所有目标、特征和优点将在以下详细的书面描述中变得显而易见。

附图说明

在所附权利要求书中说明了被认为是本发明特性的新颖特征。但是，当结合附图阅读时，通过参考以下对示例性实施例的详细说明，可以最佳地理解本发明及其优选使用方式，这些附图是：

图1是根据本发明的示例性处理单元的高级方块图；

图2是根据本发明的示例性数据处理系统的高级方块图；

图3是包括请求阶段、部分响应阶段和组合响应阶段的示例性操作的时空图；

图4是图2的数据处理系统中的系统范围的示例性操作的时空图；

图5A-5C示出了图4中示出的示例性系统范围的广播操作的信息流；

图5D-5E示出了根据本发明的示例性系统范围的广播操作的示例性数据流；

图6是示出了任意数据处理系统拓扑的定时约束的示例性操作的时空图；

图7A是根据本发明的第一实施例的包含ε配置例程的非易失性存储器的高级方块图；

图7B是根据本发明的第一实施例在数据处理系统中为代理设置非一致保护窗口扩展的持续时间的示例性方法的高级逻辑流程图；

图8A是根据本发明的第二实施例的包含主机ε配置例程和代理ε配置例程的非易失性存储器的高级方块图；

图8B是根据本发明的第二实施例的主机代理借助其在数据处理系统中为代理设置非一致保护窗口扩展的持续时间的示例性方法的高级逻辑流程图；

图8C是根据本发明的第二实施例的包含用于在数据处理系统中为代理计算保护窗口扩展的适当持续时间的数据结构的系统存储器的方块图；

图8D是根据本发明第二实施例的数据处理系统中每个代理收集指示对数据处理系统中的其他代理的寻址和组合响应等待时间的时间戳值的示例性方法的高级逻辑流程图；以及

图8E是根据本发明的第二实施例的数据处理系统中每个代理内的指定窥探器借助其记录等待时间测量操作的地址和组合响应时间戳的示例性方法的高级逻辑流程图。

具体实施方式

I.处理单元和数据处理系统

现在参考附图，具体地说，参考图1，其中示出了根据本发明的处理单元100的示例性实施例的高级方块图。在示出的实施例中，处理单元100是包括用于独立地处理指令和数据的两个处理器核心102a、102b的单个集成电路。每个处理器核心102包括用于取回和指示指令以便执行的至少一个指令定序单元(ISU)以及用于执行指令的一个或多个执行单元106。执行单元106执行的指令可以包括，例如，定点和浮点算术指令、逻辑指令以及请求对存储器块的读写访问的指令。