[发明专利]数据存取系统与方法

说明书

技术领域

本发明涉及的是一种数据存取系统与方法，尤指一种具有省电与存取同步 化功效的数据存取系统与方法。

背景技术

在现有的电子系统中，当微控制器(microcontroller)或微处理器 (microprocessor)要存取某个外部的缓存器(如某个IP组件的缓存器)时，需先将 频率讯号与地址讯号送至每个外部缓存器，再由各个缓存器译码所述的地址讯 号，以判断自己是否为存取对象，再通过所述的频率讯号来执行数据存取。然 而，由于频率讯号是送至每个缓存器所包含的正反器(flip-flop)(一个8位缓存器 即有8个正反器)，当系统因日趋复杂而使用大量的缓存器时，就会非常耗电。 特别是，若电子系统使用的电源为电池，则耗电还会影响电池的续航力。

另外，当系统使用大量的缓存器时，各个缓存器距离微控制器的远近就可 能造成存取时明显的时序差(skew)，使存取不同步。背景技术中，需针对不同远 近的缓存器的存取频率进行微调，以平衡时序差。然而，这种做法易增加电路 设计的复杂度，且当缓存器的数量很大时，时序差的变动情形也会变得复杂， 此时采用对不同远近的缓存器进行微调的做法，常会顾此失彼，而难以达致理 想的同步化效果。

发明内容

有鉴于此，本发明的一目的，在于提供一种数据存取系统与方法，其在进 行数据存取时，相较在背景技术可达到省电的功效。

本发明的另一目的，在于提供一种数据存取系统与方法，其在进行数据存 取时，相较在背景技术，可以简易的方式达到存取同步化的功效。

本发明公开一种数据存取系统，其包含：一数据处理单元，发出一存取要 求(access request)讯号，以启动至少一单位数据量的存取，其中所述的单位数据 量的存取是在一参考频率讯号的复数个频率周期内执行；一桥接(bridge)装置， 耦接至所述的数据处理单元，所述的桥接装置包含：一存取信息产生单元，用 以依据所述的存取要求讯号、所述的参考频率讯号与一前置时间，产生一存取 信息，其中所述的存取信息包含一脉冲(pulse)，所述的脉冲在所述的这些频率周 期内的时序是依据所述的前置时间决定；以及一记忆装置，耦接至所述的桥接 装置，用以依据所述的存取信息执行所述的单位数据量的存取。

本发明另公开一种数据存取方法，是用以存取一记忆装置。所述的数据存 取方法包含下列步骤：发出一存取要求讯号，以启动所述的记忆装置的至少一 单位数据量的存取，其中所述的单位数据量的存取是在一参考频率讯号的复数 个频率周期内执行；依据所述的存取要求讯号、所述的参考频率讯号与一前置 时间，产生一存取信息，其中所述的存取信息包含一脉冲，所述的脉冲在所述 的这些频率周期内的时序是依据所述的前置时间决定；以及依据所述的存取信 息执行所述的单位数据量的存取。

本发明另公开一种数据存取系统，其包含：一数据处理单元，发出一写入 要求讯号与对应的一地址讯号与一数据讯号，以启动至少一单位数据量的写入， 其中所述的单位数据量的位数为一正整数N；一桥接装置，耦接至所述的数据 处理单元，所述的桥接装置包含：一地址译码单元，依据所述的地址讯号与所 述的写入要求讯号，产生一位选取讯号；以及一记忆装置，耦接至所述的桥接 装置，当N小于所述的数据讯号的位数时，所述的记忆装置依据所述的位选取 讯号，选取所述的数据讯号中的N个位，以执行所述的单位数据量的存取。

附图说明

图1是本发明的数据存取系统的一实施例的方块图；

图2是以M＝4为例，显示参考频率讯号、存取要求讯号与存取信息的时序 图；

图3是本发明的数据存取方法的一实施例的流程图。

图式的图号说明：10-数据存取系统；11-数据处理单元；12-桥接装置； 121-存取信息产生单元；122-地址译码单元；13-记忆装置；30～34-数据存 取方法的一实施例的流程。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。