[发明专利]使用电平移动的非易失性存储设备的解码器及解码方法

权利要求书

1.一种用于非易失性存储器的解码器，所述解码器包括：

电平移动器，配置用于：响应于全局字线的第一状态而在其输出处产生第一电压，以及响应于全局字线的第二状态而在其输出处产生第二电压；以及

多个局部字线驱动器，每个都具有与电平移动器的输出相耦合的输入，各个局部字线驱动器配置用于：当电平移动器的输出处于第一电压时，响应于各个部分字线上的电压来驱动各个局部字线；当电平移动器的输出处于第二电压时，将各个局部字线驱动至公共电压。

2.根据权利要求1所述的解码器，其中，所述全局字线的第一状态在电平移动器的输入处产生第三电压，其中，所述全局字线的第二状态在电平移动器的输入处产生第四电压，以及其中，所述第一和第二电压具有相反的极性。

3.根据权利要求2所述的解码器，其中，所述全局字线的第一状态与全局字线的选择相对应，以及其中，所述全局字线的第二状态与全局字线的未选择相对应。

4.根据权利要求2所述的解码器，其中，所述第一电压为负，以及所述第二电压为正。

5.根据权利要求1所述的解码器，其中，每个局部字线驱动器包括：

PMOS晶体管，具有与相应的部分字线相耦合的源极、与相应的局部字线相耦合的漏极、以及与电平移动器的输出相耦合的栅极；以及

NMOS晶体管，具有与相应的局部字线相耦合的源极、与具有公共电压的节点相耦合的漏极、以及与电平移动器的输出相耦合的栅极。

6.根据权利要求5所述的解码器，其中，所述具有公共电压的节点包括接地节点。

7.根据权利要求1所述的解码器，其中，所述电平移动器包括：

输入节点预加压电路，配置用于：当全局字线未被选择时，将电平移动器的输入预加压至第三电压；以及当全局字线被选择时，允许将电平移动器的输入驱动至第四电压；以及

电压移动电路，与电平移动器的输入相耦合，并配置用于将电平移动器的输入处的第三和第四电压映射为电平移动器的输出处的第一和第二电压。

8.根据权利要求7所述的解码器：

其中，所述输入节点预加压电路包括：

PMOS晶体管，配置为电阻器，并耦合于电源节点和电平移

动器的输入节点之间；以及

反相器，具有与电平移动器的输入相耦合的输入，以及与电

压移动电路的第一输入相耦合的输出；以及

其中，所述电压移动电路具有与电平移动器的输入相耦合的第二输入。

9.根据权利要求8所述的解码器，其中，所述电压移动电路包括：

第一PMOS晶体管，具有与电平移动器的输入相连的栅极以及与正电源节点相连的源极；

第二PMOS晶体管，具有与反相器的输出相连的栅极以及与正电源节点相连的源极；

第一NMOS晶体管，具有与第二PMOS晶体管的漏极相连的栅极、与第一PMOS晶体管的漏极相连的漏极、以及与具有第一电压的节点相连的源极；

第二NMOS晶体管，具有与第一NMOS晶体管的漏极相连的栅极、与第二PMOS晶体管的漏极相连的漏极、以及与具有第一电压的节点相连的源极；

第三PMOS晶体管，具有与电平移动器的输出相连的栅极、与具有第二电压的节点相连的源极；

第四PMOS晶体管，具有与第三PMOS晶体管的漏极相连的栅极以及与具有第二电压的节点相连的源极；

第三NMOS晶体管，具有与第二NMOS晶体管的漏极相连的栅极、与第四PMOS晶体管的栅极相连的漏极、以及与具有第一电压的节点相连的源极；

以及第四NMOS晶体管，具有与第一NMOS晶体管的漏极相连的栅极、与电平移动器的输出相连的漏极、以及与具有第一电压的节点相连的源极。

10.根据权利要求1所述的解码器，其中，每个局部字线驱动器包括：

PMOS晶体管，具有与电平移动器的输出相连的栅极、与相应的部分字线相连的源极、以及与相应的局部字线相连的漏极；以及

NMOS晶体管，具有与电平移动器的输出相连的栅极、与PMOS晶体管的漏极相连的漏极、以及与具有公共电压的节点相耦合的源极。

11.根据权利要求1所述的解码器，其中，部分字线上的电压包括读取或编程电压。