[发明专利]相位旋转器电路及其实现方法

说明书

技术领域

本发明一般涉及数据处理领域，并且更具体地，涉及用于实现相位旋转器电路的方法和具有嵌入的多相滤波器网络级的相位旋转器电路。

背景技术

在许多应用中，存在将第一电信号波形的相位和第二电信号波形的相位精确地对准(align)的需要。通常该任务由某些形式的锁相环(PLL)电路执行。在现有技术中描述了许多这样的PLL电路。一些电路具有匹配两个信号的相位和频率的能力。其它这样的PLL电路被优化为只匹配相位；这样的电路经常用在第一和第二信号各自的频率另外控制和匹配的应用中。

存在对用于在第二种类型的PLL电路中进行相位调整的增强的方法和装置的需要，该第二种类型的PLL电路被优化为只匹配相位。其中这样的电路是有用的一个示例性应用是被称为源同步数据接口的系统，其中传输随机二进制信息的第一信号波形(或信号波形组)，伴随传输规律地交替二进制信息的第二信号波形，1和0分别代表高和低电压或电流。第二信号波形被称为时钟信号，并且在许多实现中它的周期是由第一波形传输的二进制状态的各改变之间的最小允许间隔的两倍。第二信号波形的周期和第一波形中各改变之间的最小间隔由其它机制控制和匹配。

用于传输这样的第一和第二信号波形的信号信道遭受多种衰减(impairment)。一些衰减不利地影响信号的相位或幅度但不影响频率。在一些源同步数据接口中，必须在接收端恢复两个信号之间的适当相位。例如，一个信号可能比另一个在传输网络中遭受更多延迟。一些衰减也可能是时间变量，使得需要对两个信号的各自相位连续监控和调整。使用锁相环(PLL)电路可能获得这样的行为。PLL电路包括相位探测器以确定两个信号之间的相位差，并且刺激环路中的剩余组件来驱动该相位差为零。这通过调整两个信号中一个或另一个的相位完成。

相位调整通常以两种方式之一执行。在一种方法中，PLL能够配置有局部压控振荡器，用进入的时钟波形强迫该振荡器相位和频率锁定；振荡器的输出取代进入的时钟。这样的系统中的相位调整通过非常短暂地改变振荡器的频率小的量、然后将它改变回它的原始值进行。由于相位和频率之间的关系，通过一系列这样的校正，振荡器的相位被强迫改变。

现有技术中还已知的另一个方法是放置与接收的时钟波形串联的电路，该电路具有基于由相位探测器生成的数字代码，将波形延迟可调整的时间量的能力。在该方式中，探测器能够从延迟电路中选择最优相位以便使原始的两个信号的相位相同、或者成为一些其它期望的关系。一个能够提供这样的可编程相位移动的电路被称为相位旋转器。这样的电路也通常被称为相位混频器或相位内插器(interpolator)。

相位旋转器电路通过将时钟信号的可用相位的加权形式(version)混频到一起操作。这要求时钟信号的额外相位在第一位置可用。生成这样的相位的一种方式称为多相滤波器，其是能够创建输入信号的正交(quadrature)相位的无源(passive)电网络，该正交相位即相位移动90度或四分之一周期的信号形式。一旦生成该四分之一相位，就能够使用其它已知的技术来创建原始信号的相反相位和它的正交信号。这基本上提供了原始(0度相位)时钟信号的0、90、180(从0创建)、以及270(从90创建)度相位。

相位旋转器实现在现有技术中已知。在现有技术安排中，一些相位旋转器电路已经由多相滤波器经由宽带或平衡缓冲器驱动。该相位旋转器电路安排反映分段的方法，在该方法中多相滤波器和相位旋转器相互完全独立。在一些实现中已经加入了平衡缓冲器，试图在由相位旋转器混频电路处理之前直接地控制波形的频率内容。

混频电路通过应用唯一的权重因素到每个进入相位、并将加权的分量求和以产生期望的相位的合量(resultant)来操作。混频权重由多个模拟控制信号或多个与数模转换器(DAC)结合的数字控制总线控制。该混频动作能够创建信号的任何数量的中间相位，例如每个360/64＝5.625度的64个可能相位。注意对于单个混频电路，在任何给定时间只能选择这些相位之一。

能够容易地示出：这种应用到正弦波形的加权混频非常准确和可预计地获得期望的合量相位移动。然而，当信号是方波时则不相同。在源同步数据接口中，因为电路性能的原因付出巨大努力以保持信号方波。从混频器的观点，这实际上是将各频率分量引入输入信号而不是那些期望的中。这对混频电路的性能有有害的影响。特别地，用方波激励混频器影响整个相位旋转器的相位控制到输出相位传递函数的线性，在一些相位控制点产生无偏差灵敏点(flat spot)。这改变了锁相环的增益，其能够降低环路性能和稳定性。