[发明专利]多晶片的封装结构

说明书

本发明是中国专利申请200410096607.0的分案申请，原申请的申请日为2004年12月2日，原申请发明创造名称为“多晶片的封装结构”。

技术领域

本发明是关于一种半导体封装结构，特别是一种内含有一个次封装结构的封装结构。

背景技术

对于电子产品的高密度、高性能及成本控制的需求加速了系统单晶片(System On a Chip，SOC)及系统单封装(System In a Package，SIP)的发展，目前应用最广泛的封装技术为多晶片模块封装结构(Multi-Chip Module，MCM)，其为集成不同功能的晶片，例如微处理器(microprocessors)、内存(memory)、逻辑元件(logic)、光学集成电路(optic ICs)及电容器(capacitors)，以取代先前将个别封装结构置于一电路板上。

参考图1及图2，分别显示常用多晶片模块封装结构的立体及剖面示意图。常用多晶片模块封装结构10包括：一第一基板11、一第一封装结构12、一第二封装结构13及复数个第一焊球14。

该第一基板11具有一上表面111及一下表面112。

该第一封装结构12包括一第一晶片121、复数条第一导线122及一第一封胶123。该第一晶片121附着于该第一基板11的上表面111，且利用该等第一导线122与该第一基板11电气连接。该第一封胶123包覆该第一晶片121、该等第一导线122及部分的该第一基板11上表面111。

该第二封装结构13包括一第二基板131、一第二晶片132、复数条第二导线133、一第二封胶134及复数个第二焊球135。该第二基板131具有一上表面1311及一下表面1312。该第二晶片132附着于该第二基板131的上表面1311，且利用该等第二导线133与该第二基板131电气连接。该第二封胶134包覆该第二晶片132、该等第二导线133及该第二基板131上表面1311。该等第二焊球135形成于该第二基板131的下表面1312。该第二封装结构13是于其本身封装完成后，利用该等第二焊球135以表面安装(surface mounting)的方式结合于该第一基板11的上表面111。

第一焊球14形成于该第一基板11的下表面112。

在该常用多晶片模块封装结构10中，该第一晶片121为一微处理晶片，该第二晶片132为一内存晶片，由于不同的该内存晶片的尺寸大小均不同，且输入/输出引脚的数目也不同，因此不同的内存晶片与不同的微处理晶片作信号整合时，需要重新设计其信号传递路径，造成成本增加及研发时间延长。另外，在该常用多晶片模块封装结构10中，该第一封装结构12及该第二封装结构13是平行排列，所占的面积较大。

因此，有必要提供一创新且富进步性的多晶片的封装结构，以解决上述问题。

发明内容

本发明的主要目的是提供一种内含有一个次封装结构的封装结构，其以堆叠方式产生，以减少复数个封装结构平行排列时所占面积较大的问题。

本发明的另一目的是提供一种内含有一个次封装结构的封装结构，该次封装结构为已测试完成的封装体，其可以当作已知合格晶粒(Known-Good Die，KGB)而集成至封装结构中，因为封装结构测试(package test)比起已知合格晶粒具有测试容易与成本较低的优点，所以可降低制造成本。

本发明的另一目的是提供一种内含有一个次封装结构的封装结构，该封装结构中具有至少两个晶片，不需再重新设计该等晶片间信号传递路径。

本发明的又一目的是提供一种多晶片的封装结构，其包括：一第一基板、一第一晶片、一次封装结构及一第一封胶。

该第一基板具有一上表面及一下表面。该第一晶片附着于该第一基板的上表面，且与该第一基板电气连接。

该次封装结构具有一上表面及一下表面，该次封装结构的下表面是附着于该第一晶片上，该次封装结构包括：一第二基板、一第二晶片及一第二封胶。该第二基板具有一上表面及一下表面，且与该第一晶片电气连接。该第二晶片附着于该第二基板的上表面，且与该第二基板电气连接。该第二封胶包覆该第二晶片及部分的该第二基板上表面。

该第一封胶包覆该第一晶片、该次封装结构及该第一基板上表面。

附图说明

图1显示常用多晶片模块封装结构的立体示意图；

图2显示常用多晶片模块封装结构的剖面示意图；

图3显示本发明第一实施例的剖面示意图；