[发明专利]管理多处理器计算机系统中的系统管理中断的系统和方法

说明书

技术领域

本发明通常涉及计算机系统和信息处理系统，更确切地说，涉及在多处理器计算机系统中管理中断的系统和方法。

背景技术

由于信息的价值和使用的不断增长，个人和企业都在寻求处理和存储信息的其他方法。这些用户的一个可用的选择是信息处理系统。信息处理系统出于商业、个人或其他目的通常处理、编译、存储和/或传送信息或数据，因此允许用户利用这些信息的价值。因为技术和信息处理的需要和需求在不同用户或应用中变化，因此信息处理系统可以根据所处理的信息的类型，处理信息的方法，处理、存储或传送信息的方法，所处理、存储或传送的信息的数量，以及信息被处理、存储或传送的速度和效率而变化。信息处理系统的不同使信息处理系统既可以为通用的，或可以为某一特定用户或特定用例如金融交易处理、航空预定、企业数据存储或全球通信而配置。此外，信息处理系统可以包括或涵盖可用来处理、存储和传送信息的多个硬件和软件组件，并包含一个或多个计算机系统、数据存储系统和网络系统。

信息处理系统可包含多个处理器，每个处理器直接耦合至单独的一组存储器资源。在此情况中，每个处理器能够处理计算机系统产生的中断信号。作为示例，如果存储器中出现单比特错误，则直接耦合至所述存储器的处理器将处理同所述单比特错误相关的系统管理中断(SMI)。在计算机系统的一个处理器正处理该系统管理中断期间，计算机系统的其他处理器将继续执行操作系统指令。如果在处理系统管理中断期间，这些处理器争夺共享的系统资源，则该计算机系统可能不稳定并且崩溃。

为了减小在处理单比特错误的SMI期间争夺共享系统资源的可能性，当退出同最初的单比特错误的SMI相关的中断处理程序时，该中断处理器能够产生软SMI。软SMI的发布使得所有的处理都处理该软SMI，由此导致所有的处理器都去识别该单比特错误。这种方法的一个难题是，在中断处理器正在处理初始的SMI期间如果出现第二个SMI，则第二个SMI的存在将导致该软SMI被丢弃，并且计算机系统的其他处理器将不识别所述的单比特错误。

发明内容

依据本发明，公开了一种系统和方法，其中在多处理器系统的一个处理器执行中断处理序列期间，处理器将原因码(reason code)写入状态寄存器以识别导致中断原因。将该系统的BIOS码对中断初始化寄存器进行写入，以致每个处理器进入中断处理序列。该系统的每个处理器基于状态寄存器的内容处理中断，使得每个处理器同时地处理将以不同的方式导致本地中断的事件的中断。

本文揭示的系统和方法在技术上是有优势的，因为它对于仅以其他方式产生本地系统管理中断的事件产生同步系统管理中断。系统管理中断的同步处理避免了丢失或不能解决在另一个系统管理中断悬挂期间出现的系统管理中断的可能。由于本文揭示的系统和方法，因此仅生成本地系统管理中断的事件将被系统的每个处理器识别；而不是在该系统的其他处理器中被丢弃并有利于后来的中断事件。在后面的说明，权利要求和图示中，其他的技术有点将呈现给本领域的普通技术人员。

附图说明

通过参考下面的描述并结合附图，可以对本发明的实施例和优点有一个更好的理解，其中相同的附图标记表示相同的特征，其中：

图1为计算机系统的体系结构图；

图2为在多处理器系统的每个处理器中处理中断的方法步骤的流程图；

图3为在BIOS中执行系统控制中断处理程序的方法的流程图。

具体实施方式

对本公开来说，信息处理系统可能包含任何工具和工具的集合，为商业、科研、控制或其他目的而计算、分类、处理、传输、接收、回收、发起、转换、存储、展示、显示、探测、记录、再现、操作或使用任何形式的信息、情报或数据。例如，信息处理系统可能是个人电脑、网络存储设备或任何其他合适的设备，并且在尺寸、形状、性能、功能和价格上也可能改变。该系统处理系统可能包括随机存取存储器(RAM)，一个或多个处理资源例如中央处理器(CPU)或硬件或软件控制逻辑、ROM和/或其它类型的非易失性存储器。该信息处理系统的辅助组件可能包括一个或多个磁盘驱动器、一个或多个用于同外部设备进行通信的网络端口，以及各种输入和输出(I/O)设备，例如键盘、鼠标和视频显示器。该信息处理系统也可能包括一个或多个用于在各种硬件组件之间传输信息的总线。