[发明专利]电子控制装置

权利要求书

1.一种电子控制装置，具有从外部电源供电并根据输入传感器群的工作状况对电负载群进行驱动控制的微处理器，从外部工具对与该微处理器协同工作的非易失性程序存储器传送并写入含控制常数的控制程序，其特征在于，

所述微处理器根据作为能进行电读写的非易失性存储器的MRAM(Magnetic Random Access Memory：磁随机存取存储器)中存放的控制程序进行工作、并且将该MRAM划分成在从所述外部工具传送并写入后，以所述微处理器运转中未改变改写的输入输出控制程序为主体的程序存储区和所述微处理器运转中随时改变改写的数据存储区不同的地址区进行存放；

所述MRAM还包含对来自所述微处理器的写入指令信号作出响应并对指定地址的存储单元写入添加纠错码的保存数据用的带纠错码的写入电路、对来自所述微处理器的读出指令信号作出响应并从指定地址的存储单元将所述保存数据译码并读出的译码读出电路、设置在所述数据存储区的差错寄存器、以及成为设置在所述程序存储区的确认读出单元和重复异常判断单元的控制程序，并且构成将来自所述微处理器的写入指令信号通过写入禁止/解除单元供给所述MRAM；

所述差错寄存器是特定地址存储器，在所述存储单元保存的数据有错码时，将发生差错的地址号当作差错数据加以存放，该保存差错数据是由所述微处理器加以复原或作转移疏散后首次产生的差错数据，或通过依次读出所述存储单元的各地址的内容而在新地址有误码，则存放依次更新的差错数据；

所述确认读出单元对所述差错寄存器存放的差错数据作出响应，将所述差错数据复原或加以转移疏散后，再次访问差错发生地址，再次读出并确认所述差错寄存器的内容；

所述重复异常判断单元在所述确认读出单元读出的差错寄存器的内容包含相同的差错数据时，判断为同一地址的存储器的内容连续异常；

所述写入禁止/解除单元对存放所述控制程序的所述MRAM的程序存储区，禁止将所述微处理器的写入指令信号供给所述MRAM，并在处于连接外部工具对所述MRAM写入控制程序的状态时，对所述微处理器解除所述写入禁止功能，在不连接外部工具、打算进行所述控制程序的修复写入时，将所述写入禁止功能作为例外加以解除，而且对所述重复异常判断单元判断为异常时或进行多次异常判断时作出响应，执行包含异常通知或异常发生信息保存中至少一方的异常处理。

2.如权利要求1中所述的电子控制装置，其特征在于，

所述MRAM还具有纠错写入单元，并且所述差错寄存器是位于第1特定地址的第1差错寄存器，该第1差错寄存器在指定地址的所述存储单元的内容可译码范围的位数以内发生差错、且读出的保存数据是所述译码读出电路译码并纠错后的数据时，将发生该差错的地址号作为第1差错数据加以存放；

所述确认读出单元是第1确认读出单元，该第1确认读出单元对所述第1差错寄存器存放的第1差错数据作出响应，在将该第1差错数据复原或加以转移疏散后，再次访问差错发生地址，再次读出并确认所述第1差错寄存器的内容；

所述纠错写入单元是修复写入单元，该修复写入单元对作为所述第1确认读出单元的读出结果，仍然在第1差错寄存器存放第1差错数据作出响应，将通过所述译码读出电路读出的差错发生地址的保存数据经所述带纠错码的写入电路，对所述MRAM的差错发生地址进行盖写并加以保存；

所述重复异常判断单元是第1重复异常判断单元，该第1重复异常判断单元在所述第1确认读出单元进行读出确认时、或所述纠错写入单元进行纠错写入后的读出确认中所述第1差错寄存器的内容再次包含相同的差错数据时，判断为同一地址的内容连续异常；

所述写入禁止/解除单元在所述纠错写入单元的修复操作时，解除所述写入禁止功能。

3.如权利要求2中所述的电子控制装置，其特征在于，

所述MRAM除具有所述第1差错寄存器外，还具有第1差错标记产生电路；所述第1差错标记产生电路是逻辑电路，该逻辑电路在指定地址的所述存储单元的内容可译码范围的位数内发生差错、且读出的保存数据由所述译码读出电路译码并纠错时，产生作为二值化逻辑信息的第1差错标记；

将所述第1差错标记连接到所述微处理器的中断输入端子，所述第1确认读出单元和所述纠错写入单元对发生该第1差错标记作出响应，并加以执行，进行所述第1重复异常判断单元的重复异常判断，并在规定时间后自动将该第1差错标记复原、或由所述微处理器将其复原。