[发明专利]具有高开口率的液晶显示器

说明书

技术领域

本发明涉及一种薄膜晶体管液晶显示器，尤其涉及一种具有高开口率并且不受耦合效应影响的薄膜晶体管液晶显示器。

背景技术

随着薄膜晶体管液晶显示器(Thin-Film-Transistor Liquid-CrystalDisplay，TFT-LCD)的普及，从小尺寸到大尺寸的显示装置都可以见到薄膜晶体管液晶显示器的踪迹。然而，愈往小尺寸发展的薄膜晶体管液晶显示器，在相同解析度下，因受限于显示区域变小，造成像素的开口率降低，导致产品的亮度、对比度降低；或者在设计更高解析度的产品时，会使得像素开口率过低，造成需要增加背光源的亮度，才能维持一定的显示亮度，然而增加背光源的亮度，会造成背光模组的成本增加，因此，如何增加像素结构的开口率是研发薄膜晶体管液晶显示器重要的研究方向。

现有技术已开始发展多晶硅薄膜晶体管液晶显示器生产技术，由于多晶硅(p-si)的电子迁移率比现在大量应用的非晶硅(a-si)高几十到几百倍，使得薄膜晶体管的尺寸可以做得更小，而具有较高的开口率，然而多晶硅薄膜晶体管液晶显示器的生产技术所需的工艺温度比非晶硅薄膜晶体管液晶显示器所要来得高，并且需要激光退火将非晶硅结构转变成多晶硅结构，在成本、良率上都比不上非晶硅薄膜晶体管液晶显示器的生产技术。

请参考图1与图2，图1为公知的薄膜晶体管液晶显示器中像素结构的俯视图。图2为图1沿着AA’线的剖面的示意图。如图1所示，薄膜晶体管液晶显示器中像素结构10包括：两条平行排列的扫描线(scan line)12、两条垂直于扫描线12排列的数据线(data line)14、设置在数据线14与扫描线12交界处的薄膜晶体管16、介于扫描线12之间的共用线(common line)18以及与部份扫描线12和数据线14重叠的像素电极20，其中薄膜晶体管16包括有漏极110与源极120。由于像素电极20与扫描线12信号和线14重叠，因而在重叠的部分产生耦合电容(Cpd，capacitance between pixel and data line)。如图2所示，液晶显示器中像素结构10进一步包括：阵列衬底22、有机层(organic layer)24、导电层(conductive layer)26、栅极绝缘层(gate insulating layer)28以及保护层(passivation layer)30。薄膜晶体管16与共用线18设置在阵列衬底22上，该导电层(conductivelayer)26设置在栅极绝缘层28与保护层30之间，有机层24则设置在保护层30与像素电极20之间，并且有机层24与保护层30都具有两个通孔(through hole)32、34，使像素电极20得以透过通孔34电气地连接到薄膜晶体管18的漏极110以及透过通孔34电气地连接到导电层(conductive layer)26。因此，公知的技术利用设置有机层24，并增大有机层24的厚度以降低像素电极20与数据线14以及扫描线12间的耦合电容，以使耦合效应得以降低。但由于此公知的像素结构10在像素电极20与保护层30之间增加了厚度达大约3微米的有机层24于，不只增加制造成本也使得薄膜晶体管液晶显示器中像素结构10的厚度增加，所以如何在减少耦合效应的前提下提升像素开口率已为业界极力改善的目标。

发明内容

本发明的主要目的在于提供一种薄膜晶体管液晶显示器，以使其具有高开口率且不受耦合效应影响。

根据本发明的权利要求书，本发明提供了一种薄膜晶体管液晶显示器，其包括：衬底、设置在衬底上的第一导线、用于覆盖衬底的无机绝缘层、用于直接接触无机绝缘层的透明电极、用于与第一导线交错的第二导线、用于覆盖衬底的无机保护层以及直接接触于无机保护层且与透明电极以及第一导线部份重叠的像素电极。

本发明提供了一种薄膜晶体管液晶显示器，其具有直接接触在共用线上的透明电极，并且通过增加透明电极的面积来提升储存电容值，并且通过提升无机保护层的厚度，使直接接触在无机保护层上的像素电极与透明电极的距离加大，以降低耦合电容所产生的耦合效应，以使得本发明的薄膜晶体管液晶显示器具有高开口率又不受像素电极重叠于数据线与扫描线的耦合电容所造成的影响。

附图说明

图1是公知的薄膜晶体管液晶显示器像素结构的俯视图。

图2是图1沿着AA’线的剖面示意图。

图3是本发明第一优选实施例的薄膜晶体管液晶显示器像素结构的俯视图。

图4是图3沿着BB’线的剖面示意图。

图5是本发明第一优选实施例的薄膜晶体管液晶显示器的数据线剖面图。