[发明专利]印刷布线板的布线构造及其形成方法

说明书

技术领域

本发明涉及多层印刷布线板和部件内置印刷布线板等的布线构造。

背景技术

作为半导体IC芯片等电子部件的高密度安装构造，已知有绝缘层和布线层交替地层叠而成的多层印刷基板、以及具有将电子部件埋入其中的绝缘层的部件内置印刷基板。在具有这种构造的印刷布线板中，作为使布线层与被配置在绝缘层的下部或内部的下部布线层或内置电子部件的电极等被布线体连接的方法，已知有一种在绝缘层上形成被称为导通孔(via-hole)的连接孔，使被布线体露出，然后在该导通孔的内部将被布线体与布线层连接的方法(参照专利文献1、专利文献2)。

然而，作为已知的布线的形成方法，一般包括：加成法(additiveprocess)，在布线图形部分有选择地形成布线层；半加成法(semi-additive process)，在整个基板面上形成基底层之后，有选择地除去或者掩模该基底层的布线图形部分以外的部分，利用以图形状残留或者露出的基底层，在其上形成布线层；以及减成法(subtractiveprocess)，在整个基板面上形成导体层之后，有选择地除去该导体层的布线图形部分以外的部分，形成布线层。而且，即使对于在导通孔内使被布线体和布线层连接的导通孔连接而言，也多采用这些布线形成方法。

例如，在专利文献1中公开了一种方法(减成法)，在多层印刷布线板上，在包括导通孔的内壁的整个基板面上形成导体层，利用光刻以及蚀刻有选择地除去该导体层的布线图形部分以外的部分，形成布线图形。

另外，在专利文献2中也公开了一种方法(半加成法)，在部件内置印刷布线板中，在包括导通孔的内壁的整个基板面上形成基底导电层，然后，对该基底导电层的布线图形部分以外的部分进行掩模，通过进行以露出的基底导电层作为基体的电镀，从而形成布线图形。

专利文献1：日本国特开2006-100773号公报

专利文献2：日本国特开2005-64470号公报

发明内容

在这些之中的任意一个布线形成方法中，由于在形成布线层的图形(patterning)时可能产生位置偏离，因而为了允许这种位置偏离并可靠地连接布线层，倾向于采用一种布线层从导通孔上部的外侧延伸至绝缘层的表面的布线构造。即，如图15(A)及(B)所示，在原来的导通孔连接中，倾向于将在导通孔150上形成的布线层153的宽度w设计为大于导通孔150的开口径r。

这种情况下，如图所示，相邻的布线层间的绝缘距离z成为在绝缘层表面上延伸的部位间的最短距离，为了充分地确保该绝缘距离z，必须将导通孔间隔(导通孔间距)扩大到一定程度。所以，实际上，基于伴随着导通孔的间距狭小化的被布线体的配置间隔的狭小化的印刷布线板的高密度化受到了限制。

此外，为了实现高密度安装，曾考虑使布线本身变细并缩小布线图形间的间距，由此确保布线间隔(绝缘距离)，但是，在被布线体与布线层的位置发生偏离的情况下，有可能无法可靠地连接两者，如此，将产生一些问题，例如，无法保证足够的连接强度，发生断线，或连接电阻升高至不恰当的程度。

因此，本发明鉴于上述问题而提出，其目的在于，提供一种能够在保持邻接的布线层间的绝缘的同时可靠地连接被布线体与布线层，并能够实现基于间距狭小化的高密度安装的布线构造及其制造方法。

为了解决上述问题，发明者们对导通孔连接的布线构造进行了研究，结果发现，在布线层与被布线体连接的连接孔的内部，通过形成一种布线层为具有所谓的底部向着被布线体扩大的部分的形状的构造，就能达到上述目的，从而完成本发明。

即，本发明涉及的布线构造包括：绝缘层，形成有连接孔；被布线体，以至少一部分在连接孔的底部露出的方式而配置；以及，布线层，在连接孔的内部与被布线体连接。布线层被设置为，具有截面积向着被布线体而增大的部分，并且，形成连接孔的内壁的至少一部分与布线层不接触的空间区域(空隙)。