[发明专利]逻辑门、扫描驱动器以及使用其的有机发光二极管显示器

权利要求书

1.一种逻辑门，包括：

第一驱动器，配置成接收至少一个输入信号，并且配置成与该至少一个输入信号对应地控制第一电源和该逻辑门的第一节点之间的连接；

第二驱动器，耦合到该第一节点和第二电源，并且配置成控制该第一节点的电压；

第三驱动器，配置成与该第一节点的该电压对应地控制在输出端子和该第一电源之间的连接；

控制晶体管，配置成控制该第三驱动器和该第二电源之间的连接；

第四驱动器，配置成控制该控制晶体管的栅极电极和该第二电源之间的连接；以及

第二电容器，耦合在该控制晶体管的第一电极和该控制晶体管的该栅极电极之间，

其中该控制晶体管和在该第一驱动器、该第二驱动器、该第三驱动器以及该第四驱动器中的所有晶体管是同一类型的MOS晶体管。

2.如权利要求1所述的逻辑门，其中该控制晶体管和在该第一驱动器、该第二驱动器、该第三驱动器以及该第四驱动器中的所有晶体管是PMOS晶体管。

3.如权利要求1所述的逻辑门，其中：

该第一驱动器包括串联耦合在该第一电源和该第一节点之间的多个晶体管，以及

该晶体管配置成与多个输入信号对应地操作。

4.如权利要求3所述的逻辑门，其中该第一驱动器包括：

第一晶体管，配置成与第一输入信号对应地操作；

第二晶体管，配置成与第二输入信号对应地操作；

第三晶体管，配置成与第三输入信号对应地操作。

5.如权利要求4所述的逻辑门，其中：

当该第一驱动器将该第一电源连接到该第一节点时，该第二驱动器配置成将该第一节点保持在该第一电源的电压，以及

在其它时期，该第二驱动器配置成将该第一节点保持在该第二电源的电压。

6.如权利要求5所述的逻辑门，其中该第二驱动器包括：

第四晶体管，配置成控制该第一节点和该第二电源之间的连接；

第五晶体管，具有耦合到该第四晶体管的栅极电极的第一电极，并且具有耦合到该第二电源的第二电极和栅极电极；以及

第一电容器，耦合在该第四晶体管的第一电极和该栅极电极之间。

7.如权利要求6所述的逻辑门，其中该第四晶体管的长/宽比设置为比该第一晶体管、该第二晶体管、以及该第三晶体管的长/宽比更窄的范围。

8.如权利要求5所述的逻辑门，其中该第二驱动器包括：

第四晶体管，配置成控制该第一节点和该第二电源之间的连接；

第一电容器，耦合在该第四晶体管的第一电极和栅极电极之间；

第二十晶体管、第二十一晶体管以及第二十二晶体管，其中该第二十、第二十一、以及第二十二晶体管串联耦合在该第四晶体管的该第一电极和该栅极电极之间，并且配置成与多个输入信号对应地操作；以及

第二十三晶体管、第二十四晶体管以及第二十五晶体管，其中该第二十三、第二十四、以及第二十五晶体管串联耦合在该第四晶体管的该栅极电极和该第二电源之间，并且配置成与多个输入条信号对应地操作。

9.如权利要求1所述的逻辑门，其中该第三驱动器包括第六晶体管，其配置成与该第一节点的该电压对应地控制该第一电源和该控制晶体管的该第一电极之间的连接。

10.如权利要求9所述的逻辑门，其中该第三驱动器还包括第七晶体管，配置成与该第一节点的该电压对应地控制该控制晶体管的该第一电极和该栅极电极之间的连接。

11.如权利要求1所述的逻辑门，其中该第三驱动器包括：

第三十晶体管、第三十一晶体管、第三十二晶体管、以及第三十三晶体管，

该第三十晶体管配置成与该第一节点的该电压对应地控制该第一电源和该第四驱动器之间的连接；

该第三十一晶体管配置成控制该第一电源和该第三十三晶体管之间的连接，并且具有耦合到该第三十晶体管的第二电极的栅极电极，

该第三十三晶体管配置成与该第一节点的该电压对应地控制该第三十一晶体管和该第二电源之间的连接，以及

该第三十二晶体管配置成控制该控制晶体管和该第一电源之间的连接，并且具有耦合到该第三十一晶体管的第二电极的栅极电极。