[发明专利]一种FPGA加载方法及其装置

说明书

技术领域

本发明涉及DSP应用，具体涉及一种FPGA加载方法及其装置。

背景技术

目前，现场可编程门阵列Field Programmable Gate Array(简称FPGA)以其内部丰富的触发器和外部众多的I/O引脚成为现代数字应用系统的“胶水”，它对于数字信号处理器Digital Singnal Processor(简称DSP)芯片应用系统的作用也是如此，FPGA的可编程特性提升了DSP的接口能力。FPGA芯片内部运行的逻辑是以配置文件的形式保存在某种存储介质上，需要在加电时进行加载，一般做法是将外部PROM中的数据通过串行方式主动读入片内配置RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失。当需要修改FPGA功能时，只需换一片PROM即可。在产品的研发过程会有多次的FPGA逻辑修改，特别在投产后因FPGA的逻辑升级，原已批量烧好的PROM芯片不得不废弃，这种专用PROM一次编程的特性和高昂的价格会带来巨大的浪费，增加无谓的成本开销。

其实FPGA的加载还可以通过被动串行方式来实现：把配置文件存储于非易失存储介质FLASH上，可以实现多次擦写，从而节省了大量的成本。在被动串行加载方式中，一般采用通用I/O口General-Purpose Input/Output(简称GPIO)脚来进行，如图1所示，一共需要5个I/O脚，其中GPIO1～2用作加载过程的同步时钟和数据输出，GPIO3用作配置文件数据加载的控制脚，GPIO4～5用作加载过程中的状态查询。在有同步串口的DSP上，GPIO1～2脚可用同步串口来替代。但是这种方法会占用GPIO和同步串口资源，GPIO在DSP应用系统中属于稀缺资源而且大多是复用管脚，可供使用的并不多。而同步串口MsBsp典型应用是用来连接音频AD和DA器件的，结构如图2所示。

发明内容

本发明需要解决的技术问题是提供一种FPGA加载方法及其装置，能够使用被动串行方式进行加载，同时节省DSP的管脚资源。

本发明的上述第一个技术问题这样解决，提供一种FPGA加载方法，数字信号处理器通过自身同步串口McBsp及其对应引脚切换模块选择连接FPGA或应用器件，包括以下步骤：

1.1)在FPGA加载阶段，切换所述引脚切换模块连接FPGA，配置并利用所述同步串口对FPGA进行被动串行方式加载；

1.2)加载完成后，切换所述引脚切换模块连接应用器件，配置并利用所述同步串口完成具体应用。

这样充分利用FPGA的加载和McBsp的使用在时间上的先后顺序关系，对McBsp做一些改动和配置，通过外部一些简单的电路，使其先在FPGA加载阶段配置为同步串口和GPIO的组合体；在FPGA加载完成之后，再把McBsp恢复配置为正常串口使用。

按照本发明提供的加载方法，所述应用器件包括但不限制于是音频数/模和模/数转换器件、或T1成帧器和T1解帧器、或E1成帧器和E1解帧器、或高速串行总线HighWay交换器等等。

按照本发明提供的加载方法，所述步骤1.2)中连接是所述同步串口中的自定义CLKX、DX、FSX、CLKR、DR、FSR脚分别对应与数/模转换器件的DA_CLK、DA_DIN、DA_WCLK以及模/数转换器件的AD_CLK、AD_DOUT、AD_WCLK脚相连。

按照本发明提供的加载方法，所述步骤1.1)中连接是所述同步串口中的自定义CLKX、DX、CLKR、DR、FSR脚分别对应与FPGA的LG_CLK、LG_DIN、PROGRAM、DONE、INIT脚相连。

按照本发明提供的加载方法，所述被动串行方式加载是数字信号处理器读取与其连接的非易失存储介质中的配置数据再利用所述同步串口对FGPA进行加载。

按照本发明提供的加载方法，所述引脚切换模块是一组三态门；所述三态门是同向或反向信号开关，即：切换前后信号方向不变或切换前后信号方向改变的切换开关。

按照本发明提供的加载方法，所述引脚切换模块的切换通过与其连接的FPGA的GPIO脚进行控制，即：FPGA的GPIO脚输出两种控制信号或一种控制信号加无输出。

本发明的上述另一个技术问题这样解决，提供一种FPGA加载装置，包括数字信号处理器及与其连接的FPGA、应用器件和保存配置数据的非易失存储介质，数字信号处理器通过自身同步串口及其对应引脚切换模块选择连接FPGA或音频应用器件。。