[发明专利]利用自升压来读取与非型闪存设备的方法

说明书

相关申请的交叉引用

本申请要求2006年12月29日提交的韩国专利申请第10-2006-138809号的优先权，通过引用将其整体合并于此。

技术领域

本发明涉及一种与非型(NAND)闪存设备，更具体地涉及一种用于读取NAND闪存设备的方法，其减少在读取操作期间可能出现的读取干扰。

背景技术

闪存设备被广泛用在各种采用了非易失性存储设备的电子应用领域中。闪存设备典型地用浮栅晶体管(floating gate transistor)作为单位单元(unitcell)，并且提供高存储密度、高可靠性、和低功耗。通常，闪存设备被用在便携式计算机、个人数字助理(PDA)、数字摄像机、移动电话等等中。另外，也可以将程序代码、诸如基本输入/输出系统(BIOS)的系统数据、和固件存储在闪存设备中。由于NAND闪存设备可以在相对低的成本下实现高存储密度，所以NAND闪存设备的使用范围最近逐渐增加。

图1图示了常规的NAND闪存设备的单元串结构。图2图示了NAND闪存设备在被擦除状态和被编程状态下的阈电压分布。

如图1所示，串100包括串选择晶体管110、源极选择晶体管120和多个存储器单元晶体管131、132和133。存储器单元晶体管131、132和133通过它们公共的漏极/源极区域而被串联连接。串选择晶体管110位于位线BL以及存储器单元晶体管131、132和133之间。源极选择晶体管120位于单元源极线CSL以及存储器单元晶体管131、132和133之间。串选择晶体管110的栅极连接至漏极选择线DSL。源极选择晶体管120的栅极连接至源极选择线SSL。串选择晶体管110和源极选择晶体管120是常规的MOS晶体管，并且存储器单元晶体管131、132和133是浮栅晶体管。存储器单元晶体管131、132和133的每一个可以处于被擦除状态或被编程状态。

如图2所示，当存储器单元晶体管131、132和133处于被擦除状态时(见“210”)，它们具有相对低的阈电压分布(例如，低于0V)。另一方面，当存储器单元晶体管131、132和133处于被编程状态时(见“220”)，它们具有相对高的阈电压分布(例如，高于0V)。

通常，以页为基础来进行存储器单元晶体管的读取操作。例如，为了读取所选择的存储器单元晶体管132的状态，首先，对包含所选择的存储器单元晶体管132的单元串100的位线BL进行预充电(例如，用1V或2V的电平)。然后，导通漏极选择晶体管110和源极选择晶体管120以在所选择的单元串中形成电通路。另外，将导通电压(pass voltage)Vpass施加到未被选择的剩余的存储器单元晶体管131和133的字线，从而导通剩余的存储器单元晶体管131和133而不考虑它们的状态。

将读取电压(例如，0V)施加到所选择的存储器单元晶体管132的字线。由于单元串100的除了所选择的晶体管132以外的所有存储器单元晶体管都导通，所以，取决于所选择的存储器单元晶体管132的状态，电流流过或不流过整个单元串100。如果所选择的存储器单元晶体管132处于被擦除状态，则所选择的存储器单元晶体管132导通，并且因此电流流过整个单元串100。这导致位线BL的放电，从而在位线BL上预充电的电压降至0V。另一方面，如果所选择的存储器单元晶体管132处于被编程状态，则所选择的存储器单元晶体管132截止，并且因此没有电流流过单元串100，从而在位线BL上预充电的电压保持不变。以此方式，基于位线BL上的预充电电压是否已降至0V，可以确定所选择的存储器单元晶体管132的状态。

然而，如果在以上述方式执行读取操作时连接至截止的存储器单元晶体管的位线(在下文中被称为“OFF位线”)与连接至导通的单元晶体管的位线相邻，则位线耦合现象就可能出现，从而导致当在相邻位线上预充电的电压降至0V时在OFF位线上预充电的电压也降低。最近，随着存储器容量的增加，位线间距(bit line pitch)逐渐减小，同时耦合系数增加至80％以上，这可以导致在OFF位线上预充电的电压下降高达20％。最近，已经引入了位线屏蔽技术来抑制这种位线耦合。

图3图示了应用位线屏蔽技术的NAND闪存设备的单元串结构。