[发明专利]存储器电路以及其误动作保护方法

说明书

技术领域

本发明有关于一种存储器电路，特别有关一种存储器电路能够避免由于电源启动顺序(power-up sequence)导致的错误烧录(false programming)。

背景技术

熔丝元件广泛地使用于半导体装置中，用以记录芯片编号或序号。一般而言，为了将熔丝元件与半导体装置中其它元件断开，每个熔丝元件都会包含一个能够被烧断(即断路)的熔丝。举例而言，熔丝可以通过激光来照射直到它被断路，或者通过一个能够散发足够热度的过电流来将其熔断。通过过电流将熔丝断路与使用激光不同，其甚至可以在半导体装置被封装后才执行，通常被称作电烧录(或电程序化；electrically programming)熔丝。此外，容许这种烧录方式的熔丝称为电可烧录熔丝或电可程序化熔丝，或简称为e-fuse，并且大部分的熔丝只能被烧录一次，用以提供对应于高低阻抗状态的状态0与状态1，反者亦反。

发明内容

本发明提供一种存储器电路，包括一可烧录单元(programmable unit)、一开关元件以及位准调整器。可烧录单元包括复数可烧录元件；以及一电源总线，耦接于一外部烧录电压与可烧录元件之间；一开关元件，连接于外部烧录电压与电源总线之间；以及一位准调整器(level shifter)，用以将一致能信号的电压位准由一第二电源电压调整至一第一电源电压，其中第二电源电压低于外部烧录电压，并且当电源启动过程中第二电源电压尚未备妥(not ready)时，位准调整器将开关元件的控制端设置于一既定逻辑位准，使得开关元件被截止，并且电源总线会与外部烧录电压断开，以便避免错误烧录(falseprogramming)。

本发明亦提供一种存储器电路，包括一电源供应单元，用以提供一外部烧录电压；以及一可烧录单元，包括复数可烧录元件，耦接至一电源总线；以及一烧录电路，用以烧录可烧录元件，并且烧录电路包括复数驱动器耦接至可烧录元件，以及一第一位准调整器由至少一第一电源电压所供电。第一电源电压低于外部烧录电压，当电源启动过程中第一电源电压尚未备妥时，第一位准调整器将其输出端设置于一第一既定逻辑位准，使得烧录电路中的驱动器会被禁能(disabled)，以便避免错误烧录。

本发明亦提供一种存储器电路的误动作保护方法，其中存储器电路包括复数可烧录元件、一烧录电路以及一感测电路(sensing circuit)，误动作保护方法包括设置一开关元件于可烧录元件与一外部烧录电压之间；设置一第一位准调整器用以耦接至开关元件的一控制端；以及当电源启动过程中第二电源电压尚未备妥时，将开关元件的控制端设置于一第一逻辑位准，使得开关元件被截止，并且电源总线会与外部烧录电压断开。

本发明亦提供一种误动作保护方法，其包括当一核心电压尚未备妥时，切断来自可烧录元件的一外部烧录电压。并且当上述核心电压备妥时，根据一致能信号控制上述外部烧录电压和上述可烧录元件间的连结。

附图说明

图1为一存储器电路的一实施例。

图2为一感测电路的一实施例。

图3为一烧录电路的一实施例。

图4为图1中存储器电路的模拟结果

图5为一存储器电路的另一实施例。

图6为一位准调整器的一实施例。

图7A为开关元件的一实施例。

图7B为开关元件的另一实施例。

图8为图5中存储器电路的模拟结果。

图9为位准调整器的另一实施例。

图10为位准调整器的另一实施例。

图11为位准调整器的另一实施例。

图12A为电阻性元件的一实施例。

图12B为电阻性元件的另一实施例。

图12C为电阻性元件的另一实施例。

图12D为电阻性元件的另一实施例。

附图标号：

12：栓锁单元；            14：差动对；

16、18：逻辑单元；        23、25：驱动器；

62、62A～62D：电阻性元件；

70：电源启始重置电路；

100、100”：存储器电路；

110、110”：电可烧录单元；

111、111”：电源总线；

112、112”：感测电路；

114、114”：烧录电路；

116、60：开关元件；

118：静电放电保护电路；

120：电源供应单元；

RP、RP”：电阻；

Rf0、Rf1～Rfn：熔丝；