[发明专利]集成电路结构及其制作方法

说明书

技术领域

本发明涉及集成电路，且特别涉及一种集成电路的内连线结构及其制作 方法。

背景技术

集成电路中的个别元件(例如晶体管)必须通过内连线的连接来执行所需 的电路功能。内连线工艺一般又称为金属化工艺，是经由一连串的光刻、沉 积、及蚀刻步骤来完成。

目前的内连线结构通常是以镶嵌工艺制作。首先，以光刻与蚀刻技术在 金属间介电层中形成开口，然后于开口中填入导电材料。开口以外多余的导 电材料则以化学机械研磨将之去除，使得导电材料埋设在介电层中以形成导 线及/或介层插塞。

镶嵌工艺通常是以铜作为导电材料。由于铜具有低电阻的优点，可以降 低内连线的阻容延迟。然而，随着集成电路的微缩化，内连线结构的尺寸也 跟着缩小。当铜内连线的尺寸接近电子的平均自由程时，内连线结构的电阻 会显著地上升，造成阻容延迟的增加。

目前已发展出各种降低内连线电阻的方法。例如，内连线结构中的阻挡 层通常具有高电阻，因此即使内连线沟槽的大小不变，也可通过减少阻挡层 的厚度而让铜导线具有较大的尺寸。此外，也可使用原子层沉积法形成阻挡 层以降低上方的铜导线的电阻。然而，上述方法也造成额外的问题。举例而 言，较薄的阻挡层防止铜扩散的能力较差。此外，也可能产生电迁移及/或应 力迁移的问题。使用原子层沉积法时，其工艺前驱物可能会渗透入低介电常 数层的孔洞。由于工艺前驱物含有金属，因此会对介电层的特性造成不良的 影响。由上述可知，业界亟需可降低铜导线的电阻又能避免上述缺点的方法。

发明内容

为克服现有技术的缺陷，本发明提供一种集成电路结构的制作方法，包 括：形成低介电常数层；形成金属线开口于该低介电常数层中；形成阻挡层， 该阻挡层覆盖该金属线开口的侧壁与底部；用处理气体对该阻挡层进行处 理，以形成完全覆盖该阻挡层的金属氢化物层；以及，在该金属线开口中填 入导电材料，该导电材料位于该阻挡层上。

如上所述的集成电路结构的制作方法，其中该处理气体包括：氢气、氨 气、或前述气体的组合。

如上所述的集成电路结构的制作方法，其中该处理包括等离子体处理。

如上所述的集成电路结构的制作方法，其中该处理包括热浸处理。

如上所述的集成电路结构的制作方法，其中该处理包括远距离等离子体处理。

如上所述的集成电路结构的制作方法，其中该远距离等离子体处理包括 自由基远距离等离子体处理。

如上所述的集成电路结构的制作方法，其中在该开口中填入导电材料的 步骤包括：形成籽晶层于该阻挡层上；以及形成该导电材料于该籽晶层上。

如上所述的集成电路结构的制作方法，其中形成该阻挡层、进行该处理、 及形成该籽晶层是以原位方式进行。

如上所述的集成电路结构的制作方法，其中形成该阻挡层与进行该处理 是以原位方式进行。

如上所述的集成电路结构的制作方法，其中形成该阻挡层与进行该处理 是以移位方式进行。

如上所述的集成电路结构的制作方法，其中该阻挡层包括：Ta、Ti、W、 Ru、前述金属的氮化物、或前述材料的组合。

本发明还提供一种集成电路结构的制作方法，包括：提供衬底；形成低 介电常数层于该衬底上；形成开口于该低介电常数层中；形成扩散阻挡层于 该开口的侧壁与底部；以含氢气体对该扩散阻挡层进行处理，其中该处理与 形成该扩散阻挡层的步骤之间不破坏真空；形成籽晶层于该扩散阻挡层上； 于该开口中填入含铜材料。

本发明另提供一种集成电路结构的制作方法，包括：提供衬底；形成低 介电常数层于该衬底上；形成开口于该低介电常数层中；毯覆性形成扩散阻 挡层于低介电常数层上，该扩散阻挡层覆盖该开口露出的低介电常数层；以 气体对该扩散阻挡层进行处理，该气体包括：氢气、氨气、或前述气体的组 合。进行该处理之后，在不破坏真空的情况下于该扩散阻挡层上形成籽晶层。 之后，于该开口中填入含铜材料。

本发明也提供一种集成电路结构，包括：介电层；金属线开口，位于介 电层中；以及，镶嵌结构，位于该金属线开口中，该镶嵌结构包括：阻挡层， 位于该金属线开口中，且该阻挡层与该介电层接触；导电材料，填入该金属 线开口中；以及，中间层，介于该导电材料与阻挡层之间并完全覆盖阻挡层 且中间层包含金属氢化物。