[发明专利]时钟提供电路和时钟提供方法

权利要求书

1.一种时钟提供电路，包括：

平均单元，其反量化数字信号，平均在特定时间期间中的所述数字信号，并顺序输出平均的数字信号，

其中当在输入信号中发现频率误差时，选择所述平均的数字信号以替代所述输入信号。

2.根据权利要求1的时钟提供电路，还包括：

PLL电路，其包括分频器和压控振荡器，所述压控振荡器向外输出输出信号，所述输出信号具有依照所述分频器的分频比并与输入信号相位同步的频率；

输出频率值存储单元，其存储通过对所述PLL电路的输出信号频率进行采样和量化而获得的数字信号，所述数字信号以时间次序被顺序存储；

误差检测单元，其检测在要输入到所述PLL电路的输入信号中的频率误差；及

信号切换单元，其在所述误差检测单元检测到所述输入信号中的频率误差之后，向所述PLL电路顺序输入如下的信号以替代所述输入信号，所述信号具有根据分频器的分频比而反量化的频率，从所述平均单元输出所述信号。

3.根据权利要求1的时钟提供电路，还包括：

PLL电路，其包括分频器和压控振荡器，所述压控振荡器向外输出输出信号，所述输出信号具有依照所述分频器的分频比并与输入信号相位同步的频率；

输入频率值存储单元，其存储通过对所述PLL电路的输入信号频率进行采样和量化而获得的数字信号，所述数字信号以时间次序被顺序存储；

误差检测单元，其检测在要输入到所述PLL电路的输入信号中的频率误差；及

信号切换单元，其在所述误差检测单元检测到所述输入信号中的频率误差之后，向所述PLL电路顺序输入如下的信号以替代所述输入信号，所述信号具有反量化的频率，从所述平均单元输出所述信号。

4.根据权利要求1的时钟提供电路，还包括：

PLL电路，其包括分频器和压控振荡器，所述压控振荡器向外输出输出信号，所述输出信号具有依照所述分频器的分频比并与输入信号相位同步的频率；

输出频率值存储单元，其存储通过对所述PLL电路的输出信号频率进行采样和量化而获得的数字信号，所述数字信号以时间次序被顺序存储；

输入频率值存储单元，其存储通过对所述PLL电路的输入信号频率进行采样和量化而获得的数字信号，所述数字信号以时间次序被顺序存储；

误差检测单元，其检测在要输入到所述PLL电路的输入信号中的频率误差；

相位同步完成判断单元，其判断PLL电路的相位同步是否完成；及

信号切换单元，其在所述相位同步完成判断单元判断相位同步没有完成的情况下，在所述误差检测单元检测到所述要输入到PLL信号的输入信号中的频率误差之后，向所述PLL电路顺序输入如下的信号以替代所述输入信号，所述信号具有反量化的频率，并从所述平均单元被输出，

信号切换单元，其在所述相位同步完成判断单元判断相位同步完成的情况下，在所述误差检测单元检测到所述要输入到PLL信号的输入信号中的频率误差之后，向所述PLL电路顺序输入如下的信号以替代所述输入信号，所述信号具有根据所述分频器的分频比而反量化的频率，从所述平均单元输出所述信号。

5.根据权利要求2的时钟提供电路，其中在将所述数字信号存储到所述输出频率值存储单元或所述输入频率值存储单元时，所述平均单元对每个数字信号的频率执行时间上的平均操作以消减误差。

6.根据权利要求3的时钟提供电路，其中在将所述数字信号存储到所述输出频率值存储单元或所述输入频率值存储单元时，所述平均单元对每个数字信号的频率执行时间上的平均操作以消减误差。

7.根据权利要求4的时钟提供电路，其中在将所述数字信号存储到所述输出频率值存储单元或所述输入频率值存储单元时，所述平均单元对每个数字信号的频率执行时间上的平均操作以消减误差。

8.根据权利要求2的时钟提供电路，其中所述误差检测单元通过将从高稳定性振荡器输出的信号频率与所述输入信号的频率相比较来检测频率误差，所述高稳定性振荡器以高稳定性输出具有恒定频率的信号，所述恒定频率具有比由所述压控振荡器产生的频率更高的稳定性。