[发明专利]与非门型闪速存储器的编程方法与装置以及读取方法

说明书

技术领域

本发明是涉及一种与非门型闪速存储器的编程与读取方法，且特别是涉及一种可以加快与非门型闪速存储器整体数据编程速度的编程方法与装置，以及可以减少与非门型闪速存储器整体数据读取次数的读取方法。

背景技术

一般而言，与非门型闪速存储器(NAND flash memory)主要是由多个区块(Block)所组成，而每一个区块内部又分成多个存储容量相同的分页(Page)，且每一个分页内部又具有多个数据储存区域(data storage area)及其分别所对应的空闲区域(spare area)。以分页大小规格为2Kbytes+64bytes/page为例，其内部具有4个512byte s的存储容量的数据储存区域及其分别所对应的4个16bytes的存储容量的空闲区域，而再以分页大小规格为4Kbytes+128bytes/page为例，其内部具有8个512bytes的存储容量的数据储存区域及其分别所对应的8个16bytes的存储容量的空闲区域。

在此先值得一提的是，上述每一个空闲区域内会存放着某些辅助数据，例如：误差更正码(error correction code，ECC)、损坏区块信息(bad block information)…等。其中，错误更正码是用来提升读取每一个分页的数据储存区域所存放的数据的可靠度；而损坏区块信息(bad block information)用来判断区块是否为损坏，举例来说，当区块的第一分页或是第二分页(若第一分页损坏时)所对应的空闲区域的第一字节不为0xFF数字值时，即表示此区块为损坏的区块。

如业界所熟知，与非门型闪速存储器进行数据编程(program)或读取(read)时，必须以一个分页为单位，而且数据编程/读取的操作方式又必须从分页内的第一个数据储存区域依序编程/读取至最后一个空闲区域为止。也因如此，已知针对一个分页进行数据编程/读取的操作时，必须要编程/读取满一个分页内所有数据储存区域的数据后，接着才能对所述数据储存区域所对应的空闲区域进行数据的编程/读取。

然而，以分页大小规格为2Kbytes+64bytes/page或4Kbytes+256bytes/page为例，一次数据编程/读取的操作中，一次所编程/读取的数据量并不一定会刚好为分页内所有数据储存区域的存储容量，故在此条件下，便无法在一次的数据编程/读取操作中，同时编程/读取该分页内的数据储存区域与其对应的空闲区域的数据。

也因如此，已知在一次数据编程/读取的操作中，当一次所编程/读取的数据量不等于分页内所有数据储存区域的存储容量的条件下，又要对该分页内的数据储存区域及其对应的空闲区域进行数据编程/读取时，传统上，必须先针对数据储存区域，对该分页进行一次数据编程/读取操作，以对该数据储存区域进行数据编程/读取。接着，当数据储存区域进行完数据编程/读取后，必须再针对其对应的空闲区域，对该分页进行另一次的数据编程/读取操作，以对该空闲区域进行数据编程/读取。

故依据上述可知，由于传统的与非门型闪速存储器在一次数据编程/读取的操作中，无法在一次编程/读取的数据量不等于分页内所有数据储存区域的存储容量的条件下，同时对数据储存区域及其对应的空闲区域进行数据的编程或读取。因此，面对此状况，已知解决的方式多半是对此分页进行多次的数据编程/读取操作，藉此才能达到同时对数据储存区域及其对应的空闲区域进行数据的编程或读取。

然而，与非门型闪速存储器进行一次数据编程的时间相当于要300us，所以遵循此类解决方式的状态下，对于分页内一个数据储存区域及其对应的空闲区域的数据编程时间就必须要花费至少600us。再者，若该分页内要进行数据编程的数据储存区域间的地址又不连续的话，则该分页完成数据编程的时间就会被拉的更长。如此，不但会使得与非门型闪速存储器整体数据编程的速度变得相当缓慢，且还会增加与非门型闪速存储器整体数据读取的次数。

发明内容

有鉴于此，本发明的目的就是提供一种与非门型闪速存储器的编程方法与装置，其在一次所编程的数据量不满分页内所有数据储存区域的存储容量的条件下，可以缩减分页的数据编程时间，进而加快与非门型闪速存储器整体数据编程速度。

本发明的另一目的就是提供一种与非门型闪速存储器的读取方法，其在一次所读取的数据量不满分页内所有数据储存区域的存储容量的条件下，可以减少分页的数据读取次数，进而减少与非门型闪速存储器整体数据读取次数。