[发明专利]半导体存储器器件及控制时序的方法

说明书

本申请基于并要求于2006年9月25日提交的第2006-258961号在先日本专利申请的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及一种半导体存储器器件及控制与其操作相关的时序的方法。

背景技术

半导体存储器器件例如DRAM(动态随机访问存储器)的小型化每年在进行。随着小型化继续进行，半导体存储器器件中的线间间距变得更小，因而耦合电容增加。耦合电容的增加会引起由于噪声导致的误操作。

特别是在DRAM中，由于单元的面积随着小型化的进行而减小，所以连接到存储单元的位线之间的线间间距也减小。结果，位线之间的电容变大，这增加了当读出存储单元中存储的数据时发生由于灵敏放大器中的噪声而导致误操作的可能性。

作为避免这个问题的方法，限制型灵敏放大器操作是公知的(例如，参照第平9-63266号和第平2-301097号日本专利申请特许公开)。通过将灵敏放大器中的位线和在存储单元一侧的位线相连接，并且当从存储单元读取(读出)数据时将灵敏放大器中的位线和在存储单元一侧的位线断开电连接一定的时间段，来实现限制型灵敏放大器操作，其中，存储单元通过传输门连接到在存储单元一侧的位线。

具体地讲，如图10所示，选中字线WL(T11时刻)，存储单元中存储的数据输出到位线。此时，用于将灵敏放大器中的位线和在存储单元一侧的位线相连接的传输门的控制信号MUX为高电平(下面用“H”表示)且该传输门处于导通状态，从而使灵敏放大器中的位线BL0、/BL0分别和在存储单元一侧的位线BL1、/BL1相连接。

此后，灵敏放大器激活信号LE被设置成“H”，以激活灵敏放大器(T12时刻)。此时，传输门的控制信号MUX改变到低电平(下面用“L”表示)以将传输门转换到截止状态，从而使灵敏放大器中的位线BL0、/BL0和在存储单元一侧的位线BL1、/BL1断开。因此，只执行灵敏放大器中的位线BL0、/BL0的放大(见T12时刻和T1 3时刻)。

在灵敏放大器中的位线BL0、/BL0的放大完成之后，传输门的控制信号MUX再次转换到“H”，以将灵敏放大器中的位线BL0、/BL0分别连接到在存储单元一侧的位线BL1、/BL1(T13时刻)。这样，灵敏放大器中位线BL0、/BL0中的放大结果被传送到在存储单元一侧的位线BL1、/BL1，从而恢复存储单元中的数据。接着，字线转换到非选通状态(T14时刻)，以完成操作。注意的是，在图10中，STN是存储单元中的存储节点(连接到构造存储单元的电容器的节点)的电势电平。

通过使如上所述的操作得以实现，在限制型灵敏放大器操作中，当位线上的电势被灵敏放大器放大时，在存储单元一侧的位线之间的电容的影响不再起作用，因而可以抑制由于噪声导致的误操作的发生。

然而，在执行传统的限制型灵敏放大器操作的半导体存储器器件中，用于启动限制操作的时序，即，用于将传输门转换到截止状态并且使灵敏放大器中的位线和在存储单元一侧的位线断开的时序是固定的。因此，存在一些问题，例如，不可调节由制造的易变性等产生的与最优时序的偏差，不可在评估/测试中为了使缺陷尽早出现而调节到恶劣时序，等等。

发明内容

本发明的目的是使得可以在半导体存储器器件中调节与限制操作(confinement operation)相关的时序。

根据本发明的半导体存储器器件包括：灵敏放大器，其以可断开的方式连接到具有多个存储单元的存储单元阵列的位线，所述灵敏放大器在从存储单元的数据读出操作期间执行限制操作，以断开存储单元阵列的位线并放大数据信号；以及时序调节电路，调节与灵敏放大器中的限制操作相关的时序。

附图说明

图1是示出根据本发明的实施例的半导体存储器器件的构造示例的图；

图2是示出这个实施例中灵敏放大器的构造的电路图；

图3是示出这个实施例中与限制操作的时序调节相关的电路构造的图；

图4是示出MUX控制电路的构造的电路图；

图5是示出时序调节电路的构造的电路图；

图6是示出这个实施例中限制型灵敏放大器操作的操作波形的曲线图；

图7是示出这个实施例中在半导体存储器器件上的测试流程的示例的图；

图8是示出时序调节电路的另一构造的电路图；

图9是示出译码信号发生电路的构造的电路图；和

图10是示出限制型灵敏放大器操作的操作波形的曲线图。

具体实施方式

下面，将基于附图描述本发明的实施例。