[发明专利]制造含有凹陷栅极的半导体器件的方法

说明书

相关申请

本发明要求享有于2006年9月28日提交的韩国专利申请No.10-2006-0095165的优先权，并通过引用将其全文并入。

技术领域

本发明涉及制造半导体器件的方法，更具体而言，涉及制造半导体器件的凹陷栅极的方法。

背景技术

在通过在平坦的有源区上形成栅极而形成平面栅极互连线的典型方法中，现有半导体器件的大规模集成导致沟道长度减少，但注入掺杂浓度增加。因此，由于电场增加，产生结漏电流，因此，确保满意的器件刷新特性变得困难。

已提出了三维凹陷栅极工艺以克服上述限制。此三维凹陷栅极工艺蚀刻衬底以形成凹陷，然后，在该凹陷上形成栅极。如果应用该凹陷栅极工艺，则可增加沟道长度并且可减少离子掺杂浓度。因此，可大大改善器件的刷新特性。

图1A和1B说明制造半导体器件的凹陷栅极的典型方法。如图1A所示，在衬底11的特定部分中形成隔离结构12以限定有源区13。

蚀刻衬底11的有源区13以形成多个球形凹陷14。每个球形凹陷14包括形成为垂直图案14A的第一部分和形成为球图案14B的第二部分。在有关形成球图案14B的更详细说明中，形成垂直图案14A，然后，在此垂直图案14A的侧壁上形成包括氧化物基材料的多个隔离物15。利用隔离物15作为蚀刻阻挡层实施凹陷蚀刻工艺以得到球图案14B。

如图1B所示，移除在垂直图案14A的侧壁上形成的衬垫氧化物层(未图示)和隔离物15。在包括球形凹陷14的衬底11上形成栅极绝缘层16。形成用于栅极导电层的多晶硅层17和栅极金属层18以突出高于栅极绝缘层16，同时填充凹陷14。因此，形成多个凹陷栅极RG。

由于在蚀刻球图案14B期间，在垂直图案14A的侧壁上形成的隔离物15用作蚀刻阻挡层，因此在各向异性蚀刻过程中，可在垂直图案14A和球图案14B之间的部分上形成以附图标记“A”表示的角(见图1)。

图2A和2B为说明在制造凹陷栅极的典型方法期间所产生的局限的透射电子显微镜(TEM)图。如图2A所示形成球形凹陷24。虽然未图示，但附图标记21、22和23分别表示衬底、隔离结构和有源区。如图2B所示，在形成球图案24B的各向异性蚀刻过程中，使用在球图案24A的侧壁上形成的隔离物绝缘层25作为阻挡层，在球形凹陷24的垂直图案24A和球图案24B之间的部分上可产生以附图标记“B”表示的角。

角“B”可能降低后续栅极绝缘层的特性。角“B”变成应力集中的部分，因而成为泄漏源(leakage source)。因此，会减少器件的良品率。

发明内容

本发明的实施方案提供制造半导体器件的凹陷栅极的方法，其可通过圆化球形凹陷栅极中垂直图案和球图案之间的部分来降低栅极绝缘层中的漏电流的产生和性能下降。

根据本发明的一个方面，提供一种制造半导体器件的方法。该方法包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽图案，对第二沟槽图案实施各向同性蚀刻以使第二沟槽图案的侧壁圆化并且形成球图案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球图案的凹陷图案上形成栅极。

根据本发明的另一方面，提供一种制造半导体器件的方法。该方法包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽图案，对第二沟槽图案的表面实施等离子体氧化，使得第二沟槽图案的侧壁圆化，形成通过圆化的第二沟槽图案连接至第一沟槽图案的球图案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球图案的凹陷图案上形成栅极。

附图说明

图1A和1B图示说明制造半导体器件的凹陷栅极的典型方法；

图2A和2B图示说明由于应用制造凹陷栅极的典型方法所导致的局限的透射电子显微镜(TEM)图。

图3A～3H图示说明根据本发明的实施方案制造凹陷栅极的方法。

具体实施方式

图3A～3H图示说明根据本发明的实施方案制造凹陷栅极的方法。如图3A所示，通过浅沟槽隔离(STI)工艺在半成品衬底31的特定部分中形成隔离结构32。在所述半成品衬底31上形成用于硬掩模的多晶硅层34。在STI工艺期间使用的衬垫氧化物层保留在多晶硅层34下方。衬垫氧化物层称为为用于硬掩模的氧化物层33。

在多晶硅层34上形成抗反射涂层35，并在反射涂层35的特定部分上形成光刻胶图案36。