[发明专利]在图像传感器中的相关双采样和模数转换的装置和方法

说明书

本申请要求于2006年9月8日在韩国知识产权局提交的韩国专利申请No.2006-86688的优先权，其全部内容通过引用并入这里。

技术领域

本发明总的涉及图像传感器，如CMOS(互补金属氧化物半导体)图像传感器，尤其涉及在利用CDS(相关双采样)的ADC(模数转换)的水平扫描时间段期间使用来自像素的重置信号和图像信号的多个采样，以减少随机噪声。

背景技术

图像传感器通过半导体材料的光的光转换捕获图像。电荷耦合器件(CCD)是图像传感器的这样一个例子。最近，使用CMOS(互补金属氧化物半导体)晶体管的CMOS图像传感器已经迅速发展并在电子设备中得到广泛使用。

图1是传统CMOS图像传感器(CIS)10的框图。参照图1，CIS 10包括像素阵列20、定时控制电路30、行驱动器40和ADC(模数转换)模块50。像素阵列20输出与感测的图像相对应的像素信号。定时控制电路30生成定时控制信号。行驱动器40基于定时控制信号，选择生成要处理的像素信号的像素阵列20的一行。

ADC模块50从所选的这行接收作为模拟信号的像素信号，以便转换成数字信号。ADC模块50在该模数转换期间还使用CDS(相关双采样)。CDS被广泛用来通过从像素阵列20的单位像素所生成的信号中除去固定模式的噪声(FPN)，从而仅检测期望的信号分量。在确定重置信号与图像信号之差的CDS中除去该噪声。重置信号是当施加重置电压于单位像素上时由该单位像素生成的，并且图像信号是由单位像素根据该单位像素接收的光生成的。

图2是图1的ADC模块50的ADC单元的框图，它用于处理来自像素阵列20的一列像素的像素信号。在任何给定时刻，行驱动器选择单个像素来生成在水平扫描时间段期间由单位ADC模块50处理的像素信号。参照图2，ADC模块50包括CDS单元210、码生成器240和数据总线250。

CDS单元210包括采样单元220和比较单元230。采样单元220包括开关222和存储单元224，存储单元224是电容器C1。开关222向电容器C1发送重置信号和图像信号，它们是由所选的单位像素生成的模拟信号。电容器224在第一节点上存储这些采样的重置和图像信号，并且在第二节点上施加预定斜坡信号RAMP。

比较单元230包括比较器232和反相器234。比较器232的负输入端施加有输入电压VIN，而正输入端施加有参考信号REF。斜坡信号RAMP使输入电压VIN从采样的重置电压或采样的输入电压倾斜变化(ramp)。

在任一情况下，比较器232将输入电压VIN与参考信号REF进行比较。作为结果，比较单元230从反相器234输出具有取决于根据比较器232的这个比较的逻辑状态的比较信号CDSO1。也可以使用缓冲器或放大器来代替反相器234，在这种情况下，比较信号CDSO1的逻辑状态将与反相器234的输出反相。

码生成器240从使能信号CEN的有效开始，对时钟信号CLK的边沿计数来生成数字码，例如格雷码。斜坡信号RAMP也在使能信号CEN有效时开始倾斜变化。

数据总线250接收比较信号CDSO1和数字码(格雷码)，以便在比较信号CDSO1的逻辑转换处锁存该数字码。由此当采样单元220采样重置信号时生成重置数字码，并且由此当采样单元220采样图像信号时生成图像数字码。数据总线250确定该重置和图像数字码之间的差，以生成与单位像素所感测的图像相对应的最终数字码CODE1。

图3是在图2的ADC模块50操作期间信号的时序图。参照图1、图2和图3，定义水平扫描时间段以便处理来自每行的各个单位像素的像素信号。图1中的ADC模块50包括多个ADC单元，每个类似于图2实现，并且每个耦接到像素阵列20的各自像素行。行驱动器40选择具有相应的单位像素的行，以生成在每个水平扫描时间段期间由相应ADC单元50处理的像素信号。

参照图3，图像传感器10的操作是根据时钟信号CLK定时的。在时间点t1，开关222闭合，使得在斜坡信号RAMP开始倾斜变化之前重置信号Vres被电容器224采样(图3中的重置信号采样)。在时间点t2，开关222断开，并且使能信号CEN有效，使得斜坡信号开始倾斜变化，使得码生成器240开始根据时钟信号CLK的边沿计数。