[发明专利]电源电路及具备该电源电路的电子设备

说明书

技术领域

本发明涉及电源电路及具备该电源电路的电子设备，特别是涉及由单一导电型(n型或p型)的MOS晶体管构成，适合用作把供给了的直流输入电压变换为特别给定的电平的直流输出电压的DC/DC变换器的电源电路及具备该电源电路的电子设备。

背景技术

在由半导体元件构成的电源电路中，有由以晶体管等构成的电子开关和电容器组成的充电泵电路。该充电泵电路是用半导体晶体管、薄膜晶体管等来集成电子开关，因而能小型轻量化，所以广泛用于携带电话机、笔记本电脑等携带用电子设备。作为构成半导体装置的电路，一般而言，因为具有n型MOS晶体管(以下称为「nMOS」)及p型MOS晶体管(以下称为「pMOS」)的CMOS电路消耗功率低，所以常常采用同CMOS电路。然而，为了制造采用CMOS电路的半导体装置，除了需要成膜、掩膜曝光、蚀刻等工序之外，还有用于制作pMOS及nMOS的多次杂质注入工序，制造工序变得复杂，这是存在的问题。

另一方面，只以pMOS或nMOS的单一导电性的MOS晶体管构成的半导体装置，因为可以在其制造工序中减少杂质注入等工序数，所以制造工序变得比较简单。然而，在只以单一导电性的MOS晶体管构成的场合，与CMOS相比，消耗功率大，噪声容限度低，输出余量降低，这是存在的问题点。因此，提出了改善这些问题点的半导体装置。

以前，作为这种技术，例如有专利文献1(日本专利第3040885号公报，第3页，图6)中记载的。专利文献1中记载的电源电路(在同文献中为「电压升压电路」)，如图18所示，由nMOS晶体管MT5A、MT1A、MT2A、MT3A、MT4A、MT6A、MT7A、MT5B、MT1B、MT2B、MT3B、MT4B、MT6B、MT7B和电容C0A、C1A、C2A、C3A、C4A、C5A、C0B、C1B、C2B、C3B、C4B、C5B构成。该电源电路是根据直流输入电压[VDD]及互相反相位的时钟CLKA、CLKB，生成电位比同直流输入电压[VDD]高的直流输出电压[VOUT]的电路。

在该电压升压电路中，与时钟CLKA及时钟CLKB从低电位[VSS(＝0V)]向高电位[VDD]的跳变，或从高电位[VDD]向低电位[VSS]的跳变同步，各nMOS晶体管成为导通状态或截止状态。即，时钟CLKA为低电位[VSS]，且时钟CLKB为高电位[VDD]时，理想的是，nMOS晶体管MT5A、MT1B、MT2A、MT3B、MT4A、MT6B、MT7A成为导通状态，并且nMOS晶体管MT5B、MT1A、MT2B、MT3A、MT4B、MT6A、MT7B成为截止状态。此时，节点N0A的电位被充电至从直流输入电压[VDD]按nMOS晶体管MT5A的栅极阈值电压[Vth]降低的电位[VDD-Vth]。还有，节点N0B的电位，由于时钟CLKB跳变至高电位[VDD]，因而被升压至电位[2×VDD-Vth]。节点N1B的电位，因为nMOS晶体管MT1B为导通状态，所以与节点N0B成为同电位。

其次，时钟CLKA的电位成为高电位[VDD]时，由于电容C0A已经被充电至电压[VDD-Vth]，因而节点N0A被升压至电位[VDD-Vth+VDD＝2×VDD-Vth]，如果nMOS晶体管MT1A为导通状态，则节点N1A也被升压至电位[2×VDD-Vth]。同样，节点N1B从电位[2×VDD-Vth]被升压至电位[3×VDD-Vth]。以下，各节点依次升压，直流输出电压[VOUT]，理想的是，被升压至电位[6×VDD-Vth]。

然而，在上述现有电源电路中，有以下问题点。即，因为在nMOS晶体管应该成为截止状态的期间，导通状态还继续存在，所以升压电压降低，这是存在的问题点。在上述图18表示的电源电路中，例如，时钟CLKA为低电位[VSS]，并且时钟CLKB为高电位[VDD]时，节点N0B被升压至电位[2×VDD-Vth]，并且节点N1A被升压至电位[3×VDD-Vth]。此时，nMOS晶体管MT1B成为导通状态的条件是与栅极电极连接的节点N1A和与源极电极连接的节点N0B的电位差(栅极·源极电极间电压Vgs)成为[VDD]。另一方面，时钟CLKA为高电位[VDD]，并且时钟CLKB为低电位[VSS]时，节点N0B的电位降低到nMOS晶体管MT5B成为导通状态的电位[VDD-Vth]为止。