[发明专利]浅沟槽隔离结构的保护方法及应用于其的保护层

说明书

技术领域

本发明涉及一种浅沟槽隔离结构的保护方法，且特别涉及一种避免浅沟槽隔离结构受蚀刻或清洗所破坏的方法，以及应用于该方法的保护层。

背景技术

传统浅沟槽隔离结构是先利用各向异性蚀刻在半导体基底中形成沟槽，再于此沟槽中填入绝缘材料以形成，作为元件的隔离区。此隔离区具有尺寸可调整(scalable)的优点，并且可避免传统区域氧化(local oxidation，LOCOS)法隔离技术中鸟嘴侵蚀的缺点，因此对亚微米金属氧化物半导体(metal oxidesemiconductor，MOS)晶体管工艺而言，是一种较为理想的隔离技术。

图1为已知一种半导体元件布局的上视图。图2为沿图1中A-A’剖面线的剖面图。

请同时参照图1及图2，通过图1中的A-A’剖面线来介绍在形成MOS晶体管时，浅沟槽隔离结构102的情况。在基底100中具有浅沟槽隔离结构102，通过浅沟槽隔离结构102定义出有源区103，而导体层104配置在基底100与浅沟槽隔离结构102上，且间隙壁106配置于导体层104两侧。

已知在制造MOS晶体管的过程中，会进行多次的蚀刻及清洗工艺，如为了移除顶盖层、硬掩模层所进行的蚀刻工艺、金属硅化物形成之前所进行的预清洗工艺、间隙壁106形成之后所进行的清洗工艺，以及源极/漏极区形成之后所进行的清洗工艺等。

在进行这些蚀刻工艺与清洗工艺时，往往会对浅沟槽隔离结构102造成伤害而在其上产生凹陷(recess)108，其深度可达800埃以上。其中，湿法蚀刻工艺及清洗工艺会对浅沟槽隔离结构102造成侧向侵蚀，其中以形成金属硅化物之前所进行的预清洗工艺的影响最巨，而使得凹陷108延伸至间隙壁下方，更甚者会延伸至导体层104下方。

在后续形成层间介电层的工艺中，由于在浅沟槽隔离结构102存在凹陷108，所以填入凹陷108中的层间介电层会产生隙缝(seam)，且形成层间介电层的材料难以填入间隙壁106下方的凹陷108中，而造成间隙壁106下方的凹陷108持续存在。

层间介电层中的隙缝及间隙壁106下方的凹陷108会影响浅沟槽隔离结构的隔离能力，进而导致元件漏电流。此外，在层间介电层中形成钨接触窗的工艺中，由于钨金属的填洞能力很强，所以容易填入层间介电层中的隙缝或是间隙壁106下方的凹陷108，致使相邻两个钨接触窗产生桥接现象。

发明内容

有鉴于此，本发明的目的就是在提供一种浅沟槽隔离结构的保护方法，可以防止相邻两个接触窗产生桥接现象。

本发明的另一目的是提供一种浅沟槽隔离结构的保护层，能使得浅沟槽隔离结构维持良好的隔离能力。

本发明提出一种浅沟槽隔离结构的保护方法，适用于半导体元件工艺中，半导体元件工艺包括第一工艺与第二工艺，在第一工艺中在浅沟槽隔离结构表面形成凹陷，此保护方法包括在第二工艺中沿着凹陷轮廓在凹陷表面形成氮化硅层。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，氮化硅层的蚀刻率低于浅沟槽隔离结构的蚀刻率。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，浅沟槽隔离结构的材料包括氧化硅。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，第一工艺包括蚀刻工艺或清洗工艺。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，第二工艺包括形成金属硅化物阻挡层(salicide block layer)，且氮化硅层与金属硅化物阻挡层是由同一材料层所形成。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，第二工艺包括形成间隙壁，且氮化硅层与间隙壁是由同一材料层所形成。

依照本发明的一实施例所述，在上述的浅沟槽隔离结构的保护方法中，第二工艺包括形成间隙壁的步骤以及形成金属硅化物阻挡层的步骤，且氮化硅层是由形成间隙壁的第一氮化硅层与形成金属硅化物阻挡层的第二氮化硅层所形成的。

本发明提出另一种浅沟槽隔离结构的保护方法，适用于半导体元件工艺，半导体元件工艺包括依序形成金属硅化物阻挡层及金属硅化物。此保护方法包括下列步骤。首先，在浅沟槽隔离结构形成之后且在金属硅化物阻挡层形成之前，在基底上额外形成保护层，且保护层覆盖浅沟槽隔离结构。接着，移除位于浅沟槽隔离结构上方以外的保护层。

依照本发明的另一实施例所述，在上述的浅沟槽隔离结构的保护方法中，保护层的蚀刻率低于浅沟槽隔离结构的蚀刻率。