[发明专利]半导体器件的掩模图案及其制造方法

说明书

技术领域

本发明涉及半导体器件的掩模图案及其制造方法。

背景技术

掩模图案的制造技术极大程度地影响在半导体基板上形成的图案。

尤其，在未能适当考虑掩模图案的光学邻近效应的情况下，该图案的线宽在光刻工艺中被扭曲，使得关键维度的线性缩短。

此外，由于半导体器件被缩小，在光刻工艺中，图案被相邻图案的光学邻近效应破坏。

因此，采用了使光扭曲现象降至最低的各种方法，例如光邻近校正(OPC)以及相位变换掩模技术。OPC技术使用图案来补偿光线衍射的问题，而相位变换掩模技术提高光学对比度来提高分辨率。

虽然采用了各种方法，但是精细线宽的分辨率问题仍然不易解决。因此，光致抗蚀剂层图案在光刻工艺中承受化学和物理应力。在显影处理中产生的毛细现象是典型的一例。对于分辨率而言，图案高度和宽度的纵横比越大以及线宽间距(line width pitch)的精细度越高，在显影、清洗和干燥处理中导致图案崩溃现象的毛细现象就会越严重。

发明内容

实施例提供了一种半导体器件的掩模图案可避免具有精细线宽的部分掩模图案发生图案崩溃现象，及其制造方法。

在一个实施例中，半导体器件的掩模图案，包括：多个相邻的主图案；以及在每个主图案的端部和中部的至少一个之上的辅助图案，所述辅助图案的线宽宽于主图案的线宽，其中所述辅助图案是交错的。

在另一实施例中，一种半导体器件的掩模图案的制造方法包括：：形成

多个相邻的主图案；在每个主图案的端部和中部的至少一个之上形成辅助图案，所述辅助图案的线宽宽于主图案的线宽。

参考附图和以下说明来介绍一个或多个实施例。其他特征将由说明书、附图及权利要求得出。

附图说明

图1为示出光致抗蚀剂层的显影处理的示意图。

图2为示出光致抗蚀剂层的图案崩溃现象的图片。

图3为示出显影过程中接触光致抗蚀剂层的脱离子水状态的示意图。

图4为示出脱离子水干燥后光致抗蚀剂层图案的形状的示意图。

图5到图7为示出根据具体实施例的掩模图案的制造方法的示意图。

具体实施方式

以下参照附图详细介绍本发明的实施例。

介绍实施例之前，首先介绍图案崩溃现象的原理。

图1为示出光致抗蚀剂层的显影过程的示意图，图2为示出光致抗蚀剂层的图案崩溃现象的图片。

参照图1，通过显影单元(未示出)的喷嘴40将显影剂(未示出)喷射在半导体基板100上，然后将光致抗蚀剂层显影来得到半导体基板100的光致抗蚀剂层图案(未示出)。

其后，通过喷嘴40，喷射脱离子水50来清洗半导体基板100的光致抗蚀剂层图案。

在经过清洗的半导体基板100干燥之后，使用扫描电子显微镜(SEM)观察半导体基板100上形成的光致抗蚀剂层图案以得到如图2所示的图片。

参照图2，半导体基板100的光致抗蚀剂层图案包括正常图案部分20和由于图案化处理中的毛细现象造成的崩溃图案部分30。同样，图案崩溃现象容易在精细图案在金属基板上形成时，图案高度和宽度的纵横比大于等于3时，以及图案不匀称时发生。

图3为示出显影过程中接触光致抗蚀剂层60的脱离子水50的状态的示意图，图4为示出脱离子水干燥后光致抗蚀剂层60的形状的示意图。

参照图3，当光致抗蚀剂层60各部分之间的间隔变窄时，较窄间隔中的脱离子水50的弯月面(meniscus)比在较宽间隔中的弯月面高。

此外，由于宽窄间隔之间的力差，导致具有角度θ的力γ向窄间隔传递。

传递力是脱离子水50的毛细现象导致的毛细力。传递力是在如图2所示的半导体基板100的干燥处理中产生的。参照图4，在脱离子水50逐渐蒸发的过程中，光致抗蚀剂层60朝着传递力的方向崩溃。

因此，发生了如图2所示的图案崩溃现象。

图5到图7为示出根据具体实施例的掩模图案的制造方法的示意图。

参照图5，根据实施例的掩模图案包括多个主图案100。主图案100包括第一图案110和多个第二图案120。

第一图案110的线宽比根据掩模图案的设计规则的最小线宽更宽，并具有能够连接第二图案120的特性。

第二图案120具有比最小线宽更窄的线宽并且从第一图案110延伸。

所以，第一图案110的线宽宽于第二图案120的线宽。