[发明专利]制作半导体结构的方法与制作半导体结构的系统

说明书

技术领域

本发明涉及制作半导体结构的方法与制作半导体结构的系统，特别是涉及制作栅极结构的方法与制作栅极结构的系统。

背景技术

随着各类电子产品的进步，半导体技术被广泛的应用于制造记忆体、中央处理单元(CPUs)、液晶显示器(LCDs)、发光二极管(LEDs)、激光二极管以及其他的元件或晶片组。为了达到高集成度以及高速度的目标，半导体积体电路的尺寸，如栅极结构的宽度，正不断的缩减当中。

在图1A及图1B等剖面图中绘示出一栅极结构的底切(undercut)以及基脚(footing)部分。

请参阅图1A，一基材100当中形成有一浅沟渠隔离结构105。一栅极介电层110以及一多晶硅层120依序形成于基材100上。像由栅极介电层110及多晶硅层120所如此形成的堆叠结构一般便被称之为栅极结构。栅极结构可以经由于基材100之上产生一介电层以及一层多晶硅材料的程序来形成，接着藉由对此介电层及多晶硅材料层进行光刻程序以及蚀刻程序可产生栅极介电层110及多晶硅层120。如图1A所示，在栅极结构区域的底部存在着一多余的底切115，例如存在于多晶硅层120以及栅极介电层110的底部。在某些蚀刻条件下，栅极结构会包含了形成于基材100上的一栅极介电层130以及一多晶硅层140，并且也会包含如图1B所示的基脚135。形成于栅极结构区域底部的基脚135亦为多余的。

如上所述，栅极结构的尺寸，如宽度，不断地缩小，所以在栅极结构的宽度上所产生的微小变化，有可能会对由此栅极结构所制成的电晶体的电气特性产生显著的影响。举例来说，如图1A所示的底切115会缩小多晶硅层120的截面积，进而增加了栅极结构的阻抗。再者，位于多晶硅层120底部的较小宽度“w1”可能会引起短通道效应，也会对利用此一栅极结构的电晶体的电流以及门槛电压产生不利的影响。如图1B所示的基脚135因为具有较大的截面积，降低了栅极结构的阻抗，进而产生了一些问题。另外，多晶硅层130所具有的较大宽度“w2”亦可能对电晶体的门槛电压及操作电流产生不必要的影响。因此，改善上述由底切与基脚所引起的各项缺点实有其必要性。

由此可见，上述现有的制作栅极结构的方法与系统在使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般制作半导体结构的方法与制作半导体结构的系统不能解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的制作半导体结构的方法与制作半导体结构的系统，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的制作栅极结构的方法与系统存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的制作半导体结构的方法与制作半导体结构的系统，能够改进一般现有的制作栅极结构的方法与系统，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的制作栅极结构的方法与系统存在的缺陷，而提供一种新型的制作半导体结构的方法与制作半导体结构的系统，以解决不完美的栅极结构所带来的缺点。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制作半导体结构的方法，其特征在于该方法包含以下步骤：形成至少一材料层于一基材上；蚀刻该材料层的至少一部分以定义出至少一材料图样，其中是利用至少一第一前驱物蚀刻该材料层；以及移除该材料图样的多个电荷，其中是利用至少一放电气体移除上述电荷。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中所述的材料层包含一多晶硅层。

前述的方法，其中所述的材料层更包含一介电层位于该多晶硅层与该基材之间。

前述的方法，其中所述的第一前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。

前述的方法，其更包含蚀刻该材料层的该部分的步骤，其中是利用至少一第二前驱物蚀刻该材料层的该部分，且该第二前驱物包含氯气、溴化氢及四氟化碳至少其中之一，与氦、氧气及氮气至少其中之一。

前述的方法，其中所述的放电气体包含氦、氧气、氩及氮至少其中之一。