[发明专利]P型金属氧化物半导体装置及半导体装置

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，且特别涉及一种具有完全硅化金属栅极的P型金属氧化物半导体(PMOS)装置及其制造方法，此完全硅化金属栅极可应用于多临界电压集成电路(multi-threshold IC)。

背景技术

目前，微电子装置已广泛地应用于各种设备且普遍地存在现今社会。微电子装置可利用于计算机、电话或家庭娱乐系统等应用。其广泛应用的其中原因之一是，近来的技术在扩大电子装置性能的同时也降低了其成本。如此技术的进步的关键点即是发展改善的半导体装置及其制造工艺。

半导体是在特定情况下可传导电流的材料，此特定情况包括微量电荷的存在。由此，半导体可用来制作固态物理(solid-state)开关，而固态物理开关不具有运转部件(moving part)。而电子装置也可不利用半导体制造。固态物理装置除了没有运转部件引起的疲劳(fatigue)或机械破坏的问题外，其还可制作为非常小的尺寸。极小的(甚至显微镜下才可看到)电子元件已被利用，以提供现今电子设备所需的电阻器、开关及电容器。

形成这些微小半导体装置的步骤非常多，以下将叙述基本的工艺。首先，提供如硅的材料以作为基板或基底，各种电子元件将形成在此基底上。接着，将此材料形成为适当的形状，通常为一薄片，其称为晶片。之后，在纯硅中选择性地掺杂一或多种材料，称为掺杂质(dopant)，掺杂质如为离子化的硼或磷。通过导入掺杂质可制作所想要的半导体性质。接着，在晶片上或邻近晶片表面处形成各种结构以制作所需要的元件。

图1为显示公知的半导体装置的剖面图，在此例中，半导体装置为晶体管。金属氧化物半导体场效晶体管(MOSFET)10的基本元件显示于图1中。基底15包括硅，各种装置可形成在基底15上。晶体管10包括栅极20，栅极20具有栅电极层25，栅电极层25由导电材料形成，如多晶硅或金属。栅极介电层30将栅电极层25与基底15分隔。在图1的晶体管10中，间隙壁35位于栅电极层25的两侧。称为源极40与漏极45的导电区位于基底15中，且于间隙壁35的两侧。源极40、漏极45与栅电极层25分别连接至电性接触部50、51及52，电性接触部50、51及52则连接至外部元件(未显示)，由此，电流可流至及流自这些晶体管元件。当微小的电荷经由电性接触部52施加于栅电极层25时，电流可通过沟道区5在漏极45与源极40之间流通。

不同应用中的晶体管可能是不相同的，举例而言，在源/漏极区掺杂硼离子的MOSFET是P沟道(p-channel)装置，其具有正电荷载子且通过负栅极电压启动(activated)，此装置称为PMOS装置。另一方面，NMOS装置的源/漏极区是通过注入n型掺杂质而形成，例如磷离子。这两种MOSFET可成对利用，互补式金属氧化物半导体装置(CMOS)即是由一对NMOS与PMOS装置形成。配合适当的逻辑结构的CMOS装置可有效地节省电力且已广泛地应用于半导体产业。

在其它例子中，MOSFETS可具有相对高与相对低的临界电压。多临界电压装置同时具有较高与较低的临界电压，此装置在应用上具有优点，其可在特定的操作条件下选择最适操作模式。多临界电压装置的制造工艺提供一种同时降低总耗电量且仍维持其性能的方法。低临界电压晶体管可应用于关键路径操作以符合时间限制，高临界电压晶体管可降低静态电力消耗的次临界电压漏电流(sub threshold leakage)。因此，多临界电压晶体管已被广泛地应用。

MOSFET非常微小，举例而言，MOSFET的栅极长度(即源极与漏极之间的长度)可能不大于100nm。当栅极越来越小，某些不欲发生的特性也越来越显著，其中一个问题即是短沟道效应(short channel effect，SCE)。在一些例子中，可通过利用新材料来避免或降低短沟道效应。举例而言，传统上，栅电极是以多晶硅形成，然而，可利用金属来代替多晶硅，金属栅极在某些区域具有良好的性能。另一方面，金属材料在半导体工艺中产生更多的挑战。