[发明专利]薄膜晶体管阵列基板、其制造方法和显示装置

说明书

技术领域

本发明涉及薄膜晶体管阵列基板、其制造方法和显示装置。

背景技术

在玻璃(glass)基板等绝缘基板上形成的有机EL显示装置或液晶显示装置中开始使用低温多晶硅(poly silicon)薄膜晶体管。通过这种低温多晶硅薄膜晶体管(Thin Film Transistors：以下表示为TFT)的灵活运用，显示装置的高性能化发生了飞跃式进展。另外，伴随着这些显示装置的高画质趋向，进一步对高性能化提出了更高的要求。尤其是在有机EL显示装置中，TFT的阈值电压(Vth)的参差不齐或TFT的饱和区域中的漏极电流(Id)-漏极电压(Vds)特性的变化会导致模拟(analog)信号输出发生变动。这将导致图像不均匀(non-uniformity)。

图12是表示现有的低温多晶硅TFT的结构的剖面图。图12(a)是沿着源极·漏极区域形成方向切断后的剖面图，图12(b)是沿着与图12(a)垂直的方向切断后的剖面图。如图12(a)所示，现有的TFT30中，在绝缘基板31上形成有具备源极区域321、漏极区域322和沟道区域323的半导体层32。进而，在半导体层32上形成有栅极绝缘膜33，在栅极绝缘膜33上的覆盖着沟道区域323的部分形成有栅电极34。

在图12(b)中，半导体层32的剖面呈现出自下而上宽度逐渐变窄的梯形，而侧壁面则呈锥形(taper)状(锥形部325)。这样做是为了解决与栅电极34的蚀刻(etching)残渣或断线相关的问题。但是，与此同时，这种锥形部325会带来其他问题。即，在沟道区域323的两端形成了薄膜厚度薄的锥形部325。因此，薄膜厚度薄的锥形部325的TFT特性会与通常膜厚部326的TFT特性重叠而表现出来。

非专利文献1中展示了多晶硅薄膜厚度与TFT特性之间的关系。这里，TFT的阈值电压Vth表示为算式(1)。

Vth＝V_FB+2φ_B+qN_At_Si/C_ox

＝V_O+qN_At_Si/C_ox…(1)

V_FB：平带(flat band)电压

φ_B：以本征费米(fermi)能级(level)为基准的费米势(Fermipotential)

q：电荷

N_A：受主(acceptor)作用(behavior)陷阱(trap)密度

t_Si：多晶硅膜厚

Cox：栅极绝缘膜电容

由算式(1)可知，TFT的阈值电压Vth随着多晶硅膜厚t_Si不同而变化。

根据算式(1)可知，在由多晶硅构成的沟道区域323，锥形部325中TFT的Vth降低。因此，在比主要(main)的通常膜厚部326更低的栅电压下，锥形部325先行变为导通(on)状态。因此，在图13所示的漏极电流(对数)-栅电压特性(Id(对数)-Vg特性：以下表示为亚阈值(subthreshold)特性)中，即使在低Vg的区域中Id也会因锥形部325的影响而上升。但是，锥形部325的沟道宽度窄，因此在饱和区域中流经锥形部325的Id与通常膜厚部326相比变得更小。因此，在饱和区域中通常膜厚部326的TFT特性处于支配地位。这样，亚阈值特性中在漏极电流(对数)上升部出现肩形。但是，多晶硅膜厚所导致的Vth的变化随着多晶硅的结晶性不同而不同(非专利文献1)。因此，在多晶硅TFT中，半导体层32的锥形部325的形状以及半导体层32与绝缘基板31的界面上的结晶性的不稳定性导致Vth发生变化。亦即，亚阈值特性的肩形发生变动，TFT的阈值电压Vth中出现参差不齐。

接着，在图14中展示表示饱和区域中的漏极电流(Id)和漏极电压(源极·漏极电压：Vds)的关系的图表(graph)。该图表展示了相对于源极区域321和漏极区域322上施加的电压Vds而流过的电流大小Id。另外，图14展示了TFT的源极区域321和栅电极34之间的电压Vgs值不同的多个图表。这里，饱和区域中的Id与Vds的关系表示为算式(2)。

Id＝β/2(Vgs-Vth)²(1+λVds)…(2)

Vgs：源极·栅极电压

Vth：阈值电压

β：常数