[发明专利]包含反熔丝写电压生成电路的半导体存储器装置

说明书

技术领域

本发明涉及包含反熔丝写电压生成电路的半导体存储器装置，更具体地说，涉及其中反熔丝写电压生成电路的电路规模被减小的半导体存储器装置。

背景技术

在大容量半导体存储器，特别是DRAM中，冗余存储器用于提高产率，并且出现缺陷位的列或字被冗余存储器替代。此外，在半导体存储器中，在存储器内部生成的高电位的内部电源的电平被精细地调整，或者输出晶体管的阻抗被精细地调整。通过将指示哪些缺陷位将被替代的地址信息写入ROM中来执行利用冗余存储器的替代，以及通过将精细调整信息写入ROM中来执行电平或者阻抗的精细调整。

熔丝ROM已经被广泛用于在制造过程的最后阶段进行写信息的ROM中。例如，在日本专利申请早期公开No.07-287922、日本专利申请早期公开No.2004-13930中对此进行了描述。换句话说，通过使用激光照射熔丝元件以及烧断和切断熔丝元件来写入必要信息。

这样的熔丝元件ROM具有下述的局限性。这样，需要大规模的激光照射装置，而且仅可在晶片阶段执行熔丝的熔断。

因此，近来提出了反熔丝元件ROM，以替代熔丝ROM。反熔丝具有与电容器基本等同的结构。在非写状态中，反熔丝的两个端子是开路的，并且，如果执行写操作，则电容器的介电层被短路，并且这两个端子处于短路状态。与熔丝的情形相比，通过使用反熔丝可以减小表面面积，使得大的激光照射装置变得不再必要，可以通过内部生成的高电压来进行写操作，因此可以在组装过程之后进行写操作，并且可以提高产量。例如，在日本专利申请早期公开No.11-328991中描述了使用这样的反熔丝的存储器装置。

发明内容

反熔丝写操作要求便用相对高的电压。因此，在存储器装置内部必须配置有用于反熔丝写操作的高电压生成电路。因为用于写操作的必要电压高于从外部提供的外部电压的电平，所以高电压生成电路通过由振荡器生成的时钟来驱动泵浦电路，并通过对外部电源升压来生成高电压。

然而，因为反熔丝写电压大大高于外部电源，所以必须增加泵浦电路的规模，从集成的角度来看，这是一个缺点。而且，该反熔丝写电压在制造过程中是必要的，但在通常操作中却是不必要的。因此，不希望增大写电压生成电路的电路规模。

因此，本发明的一个目的是提供一种其中反熔丝写电压生成电路的电路规模被减小的半导体存储器装置。

此外，本发明的另一目的是提供一种其中由高电压生成电路生成的用于反熔丝写操作的电压被稳定的半导体存储器装置。

本发明的另一目的是提供一种其中缩短了用于反熔丝写操作的高电压生成电路的升压时间，并避免了与之相关的对内部存储器的影响的半导体存储器装置。

为了达到上述目的，根据本发明的第一方面，提供了一种半导体存储器装置，该装置具有：第一内部电源生成电路，用于对外部电源电压升压，以生成第一内部电源；被提供了第一内部电源的存储器核心；反熔丝存储器，预定信息被写入其中；以及写电压生成电路，用于对第一内部电源升压，以生成反熔丝写电压。

具有这样的配置，写电压生成电路使用了比用在存储器核心中以生成较高的写电压的外部电源更高的第一内部电源。因此，可以减小写电压生成电路的电路规模。多种类型的信息，例如，将被冗余单元替代的缺陷单元的信息、内部电源生成电路的电平调整的信息，以及输出电路的阻抗调整的信息，被存储在反熔丝存储器中。关于这些种类的信息，不仅在晶片检测的过程中，而且在组装之后的封装检测过程中，执行用于缺陷单元修补的缺陷单元信息的写操作。

在第一方面的上述配置的优选实施例中，当存储器处于待机状态时，第一内部电源生成电路被控制成慢速模式，在该慢速模式中，使得将被升压的第一内部电源电平跟随所希望的电平的响应操作的速度被降低，当存储器处于激活状态时，第一内部电源生成电路被控制成快速模式，在该快速模式中，响应操作的速度被增加，并且第一内部电源电平被稳定到所希望的电平，并且在反熔丝写入期间，第一内部电源生成电路被强制地控制成快速模式。结果，在反熔丝写入期间中，第一内部电源电平被稳定，通过对第一内部电源电平升压而生成的写电压也被稳定，并反熔丝写入的可靠性增加。

在第一方面的上述配置的另一优选实施例中，当存储器处于激活状态时，控制第一内部电源生成电路，以使得将第一内部电源升压到第一电位，并且在反熔丝写入期间，将第一内部电源升压到比第一电位高的第二电位。结果，升压操作中作为源电压的第一内部电源被设置得高于通常操作。因此，可以在短的时间间隔内将写电压生成电路的电压升压到写电压，并且可以减小电路的规模。