[发明专利]存储器设备、存储器控制器和存储器系统

说明书

技术领域

本发明涉及用于记录包括数字图像数据在内的二维阵列式(two-dimensionally arrayed)数据的存储器设备，该存储器设备的存储器控制器以及存储器系统。具体而言，本发明涉及用于增大指示每单位时间可处理的数据项的数目的有效带宽的存储器设备、存储器控制器和存储器系统。

背景技术

用于记录像数字图像数据这样的二维阵列式数据的存储器设备的市场规模已经随着通过数字广播或因特网进行的视频分发的流行而逐渐增长。数字图像数据是通过利用多个比特构成像素的灰度级信息(例如8比特的256个灰度级级别)来获得的一组数据。例如，用于高清晰度广播的图像数据的一帧由1920×1040个像素构成。此图像数据的每一帧被根据预定的映射方法布置在图像存储器内的地址空间中。

基于目前流行的同步DRAM(SDRAM)的配置和操作，这种存储器映射被定义成使得能够进行最高效的访问。例如，SDRAM具有多个存储体(bank)，并且每个存储体具有多条字线和位线、处于字线和位线交点处的多个存储器单元以及与位线相对应的传感放大器(sense amplifier)。多个存储体可独立地执行激活操作(active operation)。SDRAM中执行的激活操作是用于选择字线并基于行地址激活相应的传感放大器的一系列操作。此外，SDRAM中执行的读操作是用于基于列地址向输入/输出端子输出位线电势作为读数据的一系列操作，其中位线电势被传感放大器放大，而写操作是用于将所选的写数据输入到基于列地址选择的位线的一系列操作，其中写数据是从输入/输出存储器输入的。

SDRAM的存储器内的地址空间由多个页区域构成，其中每个页区域可由一个存储体地址和一个行地址来选择，并且每个页区域具有可由列地址选择的一组比特或一组字节。由列地址选择的字节群组(或比特群组)经由多个输入/输出端子输入/输出。

根据公知的映射方法，对于页区域内能由列地址选择的字节群组(或比特群组)中的每个字节(或比特)，数字图像数据中有一个像素与之相关联。此外，根据该映射方法，SDRAM的每个存储体能够独立地执行激活操作和读或写操作，从而与数字图像数据的像素布置相关联的多个页区域被布置成使得在图像上彼此垂直和水平相邻的页区域分别对应于不同的存储体地址。例如，如果SDRAM由四个存储体构成，那么与存储体地址BA＝0，1相对应的页区域被交替布置在奇数行中，而与存储体地址BA＝2，3相对应的页区域被交替布置在偶数行中。通过以这种方式布置页区域，当读或写图像数据的一帧时，不同的存储体可交替地并且暂时重叠地执行激活操作和读或写操作，于是作为每单位时间可处理的像素数目的带宽可显著增大。

专利文献1和2描述了通过允许对用于存储图像数据的半导体存储器中的多个行同时进行访问来提高访问效率的技术。

[专利文献1]日本未实审专利公布No.2001-312885

[专利文献2]日本未实审专利公布No.H08-180675

发明内容

[本发明要解决的问题]

用于存储数字图像数据等等的存储器设备需要：水平访问，其中图像数据的写和读是按像素矩阵的布置顺序来执行的；以及矩形访问，其中图像数据的写和读是在像素矩阵的部分矩形区域上执行的。水平访问对应于通过反复执行图像数据的水平扫描来写或读图像数据的一帧的光栅扫描操作。此外，矩形访问对应于用于在执行(例如MPEG文件的)编码操作时读取图像数据的小矩形块以获得运动向量的操作，或者对应于用于在利用解码操作再现图像时读和写图像数据的一块的操作。

但是，由于像素的图像数据被利用上述映射方法存储在存储器的地址空问中，因此问题在于在进行矩形访问时有效带宽减小了。首先，在被存储体地址和行地址选择的页区域中，一组字节，即多个字节(或多个比特)被列地址同时访问。但是，在将要利用矩形访问来访问的矩形区域不匹配被列地址选择的多个字节(或多个比特)的情况下，当利用一个列地址进行访问时不必要的输入/输出数据会被生成。其次，在将要利用矩形访问来访问的矩形图像区域不匹配地址空间内的页区域的情况下，需要对超过页区域边界的多个页区域进行访问，因此要求复杂的存储器控制。

如果作为访问目标的矩形图像区域不匹配页区域以及被列地址选择的多个字节(或多个比特)，则上述第一和第二问题导致更复杂的存储器控制和有效带宽的进一步减小。

因此，本发明的一个目的是提供一种解决在对存储器设备的矩形访问中导致的上述问题的存储器设备、该存储器设备的存储器控制器和存储器系统。