[发明专利]存储器设备、存储器控制器和存储器系统

权利要求书

1.一种存储多个数据项并且响应于存储体地址、行地址和列地址访问所存储的数据项的存储器设备，

所述存储器设备包括：

多个存储体，每个存储体具有存储器单元阵列，所述存储器单元阵列具有分别由行地址选择的多个页区域，每个存储体由存储体地址选择；

行控制器，所述行控制器响应于第一操作代码控制每个存储体内页区域的激活；以及

一组数据输入/输出端子，其中

每个被激活的页区域内的存储器单位区域是基于所述列地址访问的，

所述行控制器具有：

多存储体激活控制器，所述多存储体激活控制器响应于与所述第一操作代码一起提供的多存储体信息数据和提供的存储体地址生成用于所述多个存储体中的每一个的存储体激活信号；以及

行地址计算器，所述行地址计算器响应于提供的存储体地址和提供的行地址生成所述多个存储体中的每一个的行地址，

并且所述多个存储体响应于所述存储体激活信号和由所述行地址计算器生成的行地址激活所述页区域。

2.如权利要求1所述的存储器设备，其中所存储的数据项是被划分为按行和列部署的多个矩形块的二维阵列式数据项，

所述多个矩形块基于映射规则被分配到存储器的逻辑地址空间，所述映射规则用于将相邻矩形块与具有不同存储体地址的页区域关联起来，并且根据所述映射规则，与所述页区域相对应的行地址以预定数目的步长卷绕所述行，

关于所述映射规则中行地址的步长数的数据被与第二操作代码一起提供，

并且其中所述行地址计算器响应于提供的存储体地址、提供的行地址和关于所述步长数的数据生成所述多个存储体的行地址。

3.如权利要求2所述的存储器设备，还包括用于存储关于所述步长数的数据的模式寄存器，其中关于所述步长数的数据响应于所述第二操作代码而被存储在所述模式寄存器中。

4.如权利要求2所述的存储器设备，其中所述多存储体信息数据是关于所述多个存储体的数目的数据、关于行和列方向的多个存储体的组合的数据以及关于所述多个存储体的布置的数据中的任何一个。

5.如权利要求2所述的存储器设备，其中

所述多存储体激活控制器包括存储体解码器，所述存储体解码器对存储体地址的多个比特解码以生成存储体选择信号，

所述存储体解码器响应于所述多存储体信息数据简并预定的存储体地址，并对所述存储体地址解码，

并且其中所述多存储体激活控制器响应于所述存储体选择信号生成用于所述多个存储体中的每一个的存储体激活信号。

6.如权利要求2所述的存储器设备，其中

所述多存储体激活控制器包括多个存储体解码器，所述多个存储体解码器输入提供的存储体地址或其反相的存储体地址的预定组合，并对所述组合解码，并且

所述多个存储体解码器中的一些或全部响应于所述多存储体信息数据而被激活，从而生成所述存储体选择信号。

7.如权利要求2所述的存储器设备，其中

所述多存储体信息数据包括关于作为访问目标的数据矩形区域的大小信息，

所述多存储体激活控制器包括：激活存储体判决电路和存储体解码器，所述激活存储体判决电路根据所述大小信息并基于所述映射规则生成关于要激活的多个存储体的组合的信息，所述存储体解码器对存储体地址的多个比特解码以生成所述存储体选择信号，

所述存储体解码器响应于所述存储体组合信息减并预定的存储体地址，并且解码所述存储体地址，

并且其中所述多存储体激活控制器响应于所述存储体选择信号生成用于所述多个存储体中的每一个的存储体激活信号。

8.如权利要求2所述的存储器设备，其中

所述多存储体激活控制器响应于所述第一操作代码生成同时用于所述多个存储体的存储体激活信号，并且

所述多个存储体响应于所述存储体激活信号激活所述页区域。

9.如权利要求2所述的存储器设备，其中

所述多存储体激活控制器响应于提供的存储体地址在不同定时处按下述顺序顺序地生成用于所述多个存储体的存储体激活信号，在所述顺序中，与提供的存储体地址相对应的存储体被带到开头，并且

所述多个存储体响应于所述存储体激活信号激活所述页区域。