[发明专利]晶体管及半导体装置的制作方法

说明书

技术领域

本发明涉及半导体装置，特别涉及一种具有硅化反应形成的栅极电极的半导体装置。

背景技术

随着集成电路元件尺寸持续不断的缩小化至次微米范围，使得必须利用新的技术，以维持想要的元件效能。金属氧化物半导体场效晶体管(MOSFET)元件的栅极设计是极度受关注及研发的领域。上述领域其中之一是全硅化物栅极电极(fully silicided gate electrode；FUSI gate electrode)的使用。

虽然全硅化物栅极电极可在，例如调整功率运作效能(tuning workfunction performance)方面，提供较大弹性，但全硅化物栅极电极也使得集成电路元件较难制作及设计。

因此，亟需一种可克服已知问题的改良的全硅化物栅极电极结构及其制作方法。

发明内容

有鉴于此，本发明的第一目的在于提供一种半导体装置的制作方法。上述半导体装置的制作方法，包括形成第一栅极堆叠层，其包含第一及第二含硅层，且具有介于该第一及第二含硅层之间的第一蚀刻停止层，其中该第一含硅层的高度至少为该第一栅极堆叠层高度的1/3。上述半导体装置的制作方法，还包括移除该第二含硅层及该第一蚀刻停止层；以及进行反应该第一含硅层与第一金属的步骤，以硅化该第一含硅层。

根据本发明的半导体装置的制作方法，还包括：在所述栅极堆叠层的相对侧形成源/漏极区域；以及通过不同于所述反应步骤的工艺，硅化至少部分各源/漏极区域的顶部表面。

根据本发明的半导体装置的制作方法，其中所述反应步骤由快速热退火处理完成。

根据本发明的半导体装置的制作方法，还包括在所述栅极堆叠层的侧壁形成密封间隙壁。

根据本发明的半导体装置的制作方法，还包括在所述密封间隙壁上形成栅极间隙壁。

根据本发明的半导体装置的制作方法，其中形成所述源/漏极区域由注入杂质于形成有所述第一栅极堆叠层的基底之中的方式完成。

根据本发明的半导体装置的制作方法，其中形成所述源/漏极区域由外延成长所述源/漏极区域于形成有所述第一栅极堆叠层的基底之中的方式完成。

根据本发明的半导体装置的制作方法，还包含：形成第二栅极堆叠层，其包含第三及第四含硅层，且具有介于所述第三及第四含硅层之间的第二蚀刻停止层，其中所述第三含硅层的高度至少为所述第二栅极堆叠层高度的1/3；移除所述第四含硅层及所述第二蚀刻停止层；以及进行反应所述第三含硅层与第二金属的步骤，以硅化所述第三含硅层。

根据本发明的半导体装置的制作方法，其中所述第一金属与所述第二金属是不同材质。

本发明的第二目的在于提供一种晶体管的制作方法。上述晶体管的制作方法，包括在基底上形成栅极堆叠层，该栅极堆叠层包含栅极介电层、第一多晶硅层、蚀刻停止层及第二多晶硅层，其中该第一多晶硅层的高度介于1/3至4/5的该栅极堆叠层高度。上述晶体管的制作方法，还包括在至少部分该基底之中形成源/漏极区域，且该源/漏极区域分别在该栅极堆叠层的相对侧；硅化该源/漏极区域的部分顶部表面；覆盖该源/漏极区域，且暴露该栅极堆叠层的顶部表面；移除该第二多晶硅层与该蚀刻停止层；以及大体上全硅化该第一多晶硅层。

根据本发明的晶体管的制作方法，还包含形成密封间隙壁于所述栅极堆叠层的侧壁上。

根据本发明的晶体管的制作方法，其中覆盖所述源/漏极区域及暴露所述栅极堆叠层的顶部表面的方式，包括：在所述栅极堆叠层及所述源/漏极区域的上方形成保护层；在所述保护层上形成掩模层；回蚀刻所述掩模层，以与所述保护层的顶部表面形成平面；以及回蚀刻所述蚀刻停止层，以暴露所述栅极堆叠层的顶部表面。

根据本发明的晶体管的制作方法，其中所述栅极堆叠层还包含硬掩模层，形成于所述第二多晶硅层上。

根据本发明的晶体管的制作方法，其中覆盖所述源/漏极区域及暴露所述栅极结构的顶部表面的方式，包括：在所述栅极堆叠层及所述源/漏极区域的上方形成接触孔蚀刻停止层；在所述接触孔蚀刻停止层上形成层间介电层；以及进行化学机械研磨工艺，以从所述栅极堆叠层的顶部表面，移除所述层间介电层与所述接触孔蚀刻停止层。

根据本发明的晶体管的制作方法，还包括：在所述层间介电层与所述接触孔蚀刻停止层之中形成接触开口；以及以导电体填充所述接触孔开口，至少一个导电体电性接触硅化的所述第一多晶硅层。