[发明专利]避免基板翘曲引起的焊接缺陷的半导体封装接合构造

说明书

技术领域

本发明涉及一种半导体封装件的组装接合技术，特别是涉及一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，可运用于高密度3D堆叠的架构(Package-On-Package module，POP)。

背景技术

当前随着半导体封装件的薄化发展趋势，在经过表面接合的回焊处理之时，半导体封装件的基板变得更容易翘曲，而导致发生冷焊、空焊或假焊等焊接缺陷。特别是半导体封装堆叠的接合构造(Package-On-Packagedevice，POP)中，焊接缺陷更是接合过程中的一大问题。为了符合先进的微小化电子产品需求，复数个半导体封装件可以纵向3D堆叠，以符合小型表面接合面积与高密度元件设置的要求，然而微间距的端子与端子之间的焊接关更容易受到基板翘曲而被破坏，从而产生电性断路的现象。

富士通(Fujitsu)公司在美国专利第6476503号以及Tessera(泰斯拉)公司在美国专利公开第2006/0138647号，各提出一种可以应用于封装堆叠的微接触架构。请参阅图1所示，是现有习知的半导体封装接合构造的截面示意图。现有习知的半导体封装接合构造100，主要包含一第一半导体封装件110、一第二半导体封装件120以及焊料130，其中：

上述的第一半导体封装件110，其是堆叠在该第二半导体封装件120之上，并且以焊料130连接两半导体封装件即第一半导体封装件110与第二半导体封装件120。该第一半导体封装件110具有一第一基板111、一设置于第一基板111的一上表面111A的第一晶片112以及复数个形成于该第一基板111的一下表面111B的凸块113，例如铜凸块或其它不可回焊的柱状凸块，作为封装堆叠的微接触端子。并且，可以利用复数个第一焊线114通过该第一基板111的一第一槽孔111C，以电性连接该第一晶片112的焊垫至该第一基板111，并以一第一封胶体115密封该些第一焊线114。

上述的第二半导体封装件120，是作为一封装载体，如同第一半导体封装件110，该第二半导体封装件120具有一第二基板121、一设置于该第二基板121的一上表面121A的第二晶片122以及复数个形成于该第二基板121的一下表面121B的凸块123，作为对外端子。复数个第二焊线124是通过该第二基板121的一第二槽孔121C，而电性连接该第二晶片122至该第二基板121，并以一第二封胶体125密封该些第二焊线124。

现有技术在该第二半导体封装件120的该第二基板121的上表面121A是设有复数个平垫状的连接垫121D，藉由回焊上述焊料130以接合该第一半导体封装件110的该些凸块113至该第二半导体封装件120的对应连接垫121D，藉以达到微接触的型态，该些半导体封装件110与120在堆叠时是以该些凸块113作为微小化接触点，而可以增加讯号接脚数(high pincount)并可以增加走线面积，更可以缩小封装堆叠间隙(small POPstacking standoff)。然而此一架构对于基板翘曲度的可承受程度将变得更低。

该焊料130的回焊过程与堆叠接合之后，该第一基板111会遭受重复的热循环温度变化，故产生了基板翘曲，导致该些凸块113与对应的连接垫121D之间的焊料间隙不一致的误差变化。在高温与基板翘曲的应力两者的作用下，特定部位的焊料130不具有焊接粘着力而产生微接触焊点断裂(如图1所示)，容易引起各式各样的焊接缺陷。

由此可见，上述现有的半导体封装接合构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的半导体封装接合构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及其专业知识，并配合学理的运用，积极加以研究创新，以期创设一种避免基板翘曲引起的焊接缺陷的半导体封装接合构造，能够改进一般现有的半导体封装接合构造，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容