[发明专利]半导体存储器件及其制造方法

说明书

本申请要求2006年12月4日提交的韩国专利申请编号2006-121512的优先权，其所有内容通过引用并入本文。

技术领域

本发明一般性涉及一种半导体存储器件，更具体涉及一种硅-氧化物-氮化物-氧化物-硅(SONOS)型半导体存储器件及其制造方法。

背景技术

根据存储材料类型以及储存电荷的方法与结构可对快闪存储器(即，非易失性存储器件)分类。SONOS型快闪存储器件是指具有硅-氧化物-氮化物-氧化物-硅结构的器件。具有浮动栅极结构的器件进行操作，使得电荷被储存在浮动栅极中。该SONOS型器件进行操作，使得电荷被储存在氮化物层中。但是，当在栅极图案化处理期间蚀刻介电层时，在半导体衬底和所述氮化物层上可能产生结(junction)缺陷。

发明内容

本发明公开一种半导体存储器件及其制造方法。实施离子注入过程和图案化高介电层以防止半导体衬底上的结缺陷，所述半导体衬底可能在栅极图案化处理期间蚀刻高介电层时受到损伤。

本发明还公开一种形成在栅极电极和氮化物层之间的阻挡氧化物层图案。在进行离子注入过程之后形成高介电层，由此防止结形成区域的缺陷。

根据本发明的一方面，一种半导体存储器件包括半导体衬底，在其中形成掺杂结。在所述半导体衬底上方形成隧道绝缘层。在所述隧道绝缘层上方形成电荷储存层。在所述电荷储存层上方形成阻挡层。所述阻挡层包括阻挡绝缘层图案和形成在所述绝缘图案周围的高介电层图案。在所述阻挡层上方形成栅极电极图案。

根据本发明的另一方面，提供一种制造半导体存储器件的方法。在半导体衬底上方形成隧道绝缘层、电荷储存层、阻挡绝缘层和栅极电极图案。实施第一蚀刻过程，除去所述阻挡绝缘层的角隅(corner)部分，以在所述电荷储存层和所述栅极电极图案之间限定凹陷。在所述栅极电极图案和所述衬底上方形成高介电层，所述高介电层填充通过除去所述阻挡绝缘层的角隅部分所限定的凹陷。实施第二蚀刻过程，以除去所述高介电层延伸超过所述栅极电极图案边缘以外的部分。

附图说明

图1A至1F是说明根据本发明实施方案的半导体存储器件的制造方法的截面图。

具体实施方式

将参照附图说明根据本专利的具体实施方案。

图1A至1F是说明根据本发明实施方案的半导体存储器件的制造方法的截面图。

参照图1A，在包括绝缘层(未示出)的半导体衬底100上方顺序形成隧道绝缘层102、电荷储存层104、阻挡绝缘层106、栅极电极108和硬掩模层110。可使用氧化物层来形成隧道绝缘层102。可使用氮化物层来形成电荷储存层104。可使用低压四乙基原硅酸酯(LPTEOS)、高温氧化物(HTO)、PE-USG(未掺杂硅酸盐玻璃)和氮氧化物的其中之一来形成厚度约50到约1000埃的阻挡绝缘层106。可使用其中掺杂有杂质的P型多晶硅、TiN和TaN的其中之一来形成栅极电极108。

参照图1B，实施蚀刻过程来形成栅极图案。通过蚀刻过程形成硬掩模层图案110a、栅极电极图案108a和阻挡绝缘层图案106a。因此，暴露出部分电荷储存层104。

参照图1C，通过蚀刻过程来除去所述阻挡绝缘层图案的角隅，以限定在栅极电极图案108a和电荷储存层104之间的凹陷，由此形成宽度比栅极电极图案108a的宽度更窄的阻挡绝缘层图案106b。可采取使用缓冲氧化物蚀刻剂(BOE)或HF的湿式蚀刻方法来进行所述蚀刻过程。在所述蚀刻过程中，一部分阻挡绝缘层106b残留在栅极电极图案108a下方。阻挡绝缘层图案106b可具有栅极电极图案108a宽度的约1/20至约1/2的宽度。

参照图1D，沿着硬掩模层图案110a蚀刻部分电荷储存层104，由此形成电荷储存层图案104a。电荷储存层图案104a的宽度可与栅极电极图案108a的宽度基本相同。形成电荷储存层图案104a的过程可与图1B所示的形成栅极电极图案108a的过程同时实施。可沿着所述栅极图案来蚀刻或不蚀刻隧道绝缘层102。优选隧道绝缘层102保留以用作后续的离子注入过程中的屏蔽(screen)氧化物层。实施离子注入过程，以在与所述栅极图案相邻的半导体衬底100中形成结(junction)112。

在进行所述离子注入过程之后，实施蚀刻电荷储存层的过程。在一个实施方案中，在沿着所述栅极图案蚀刻电荷储存层104之后，实施所述离子注入过程。