[发明专利]一种时序余量检测过程中相位调整的方法及装置

说明书

技术领域

本发明主要涉及电子通讯领域，尤其涉及一种时序余量检测过程中相位调整的方法及装置。

背景技术

目前数字电路已经普遍应用于各个领域中，在数字电路设计中，最重要的是要确保时钟信号和数据之间的时序关系。

数字电路系统由于其设计上的复杂性，往往在设计完成后需要测试数据的建立时间和保持时间等一系列时序关系。当系统比较复杂而无法直接测量时钟信号和数据之间的时序关系时，现有技术常常通过调整时钟信号的相位，从系统的响应来计算时序临界点，例如，当时钟信号调整到某个相位时，系统工作变为异常，则此时时钟信号的相位与初始时钟信号的相位的差值，即为所求的时序余量。但是，由于系统的时序临界点的范围一般都很小，所以在调整输出的时钟信号相位时，调整的精度必须足够高，如果调整的精度不高，输出的时钟信号相位可能直接跨过时序临界范围，时钟信号对数据的采样被延迟到下一个周期，这样系统仍然工作正常，但无法从系统的响应来计算时序临界点。因此，现有的时序余量测量技术在时钟信号相位调整精度和调整复杂度之间存在矛盾。

另外，现有技术常使用可编程延迟器件调整时钟信号相位，但是现有可编程延迟器件可调节的相位步距相对数字电路的亚稳态临界范围比较大，数字电路的时序临界点恰好在可编程延迟器件的步距点左右的可能性很小，从而造成无法在相位的步距点检测时序。而且，在可编程延迟器件进行相位调整过程中，由于无法控制调整速率，造成时钟信号的跳变，导致一些对时钟信号输入较为敏感的器件出现误动作，从而造成系统工作异常。

发明内容

有鉴于此，本发明的目的在于提供一种时序余量检测过程中相位调整的方法及装置。该方法及装置克服现有技术中的时钟信号相位调整精度和调整复杂度之间的矛盾，达到为用户提供一套操作性好、设计简单、测量精度高、保证系统正常工作的检测数字电路时序余量解决方案的目的。

本发明提供了一种时序余量检测过程中相位调整的方法，包括：

A.可编程延迟器件在处理器的控制下，调整时钟信号的相位进行时序余量检测，并将经过相位调整的时钟信号发送给锁相环；

B.锁相环接收该时钟信号，对该时钟信号的相位跳变进行平滑缓和调整。

该方法所述步骤B包括：

锁相环通过鉴相过程测量出其接收的时钟信号与其输出的时钟信号的相位差，该相位差通过环路滤波过程生成控制电压信号调整输出的时钟信号的频率或相位，相位调整后的时钟信号再次进入鉴相过程，重复前述调整过程，直到锁相环的输出时钟信号的相位与可编程延迟器件输出的时钟信号的相位一致。

该方法所述步骤A包括：

处理器通过设置其内部寄存器的数值对可编程延时器件的输入引脚状态进行编码，产生不同的相位延迟。

该方法所述步骤B包括：

锁相环减少锁相带宽，将锁相时间延长。

该方法所述步骤B后包括：

将平滑缓和调整后的时钟信号输出给时钟接收器。

本发明还提供了一种时序余量检测过程中相位调整的装置，包括：

处理器，用于控制可编程延时器件对时钟信号进行相位调整；

可编程延迟器件，用于调整时钟信号的相位进行系统时序余量检测，并将经过相位调整的时钟信号发送给锁相环；

其特征在于，还包括：

锁相环，用于接收可编程延迟器件发送的经过相位调整的时钟信号，对该时钟信号的相位跳变进行平滑缓和调整。

该装置所述锁相环包括：

鉴相器，用于测量出锁相环接收的时钟信号与锁相环输出的时钟信号的相位差；

环路滤波器，用于对鉴相器的输出信号进行滤波形成控制电压信号；

压控振荡器，用于根据控制电压信号适当调节其内部的时钟信号的频率或者相位，使锁相环输出的时钟信号和锁相环接收的时钟信号的相位保持一致。

该装置进一步包括：

所述可编程延迟器件包括至少一个输入引脚和至少一个输出引脚，处理器通过设置其内部寄存器的数值对可编程延时器件的输入引脚状态进行编码，产生不同的相位延迟，然后从输出引脚输出经过相位调整的时钟信号。

该装置所述锁相环为锁相时间和锁相带宽均可调的锁相环。

该装置还包括：

时钟接收器，用于接收锁相环输出的时钟信号。