[发明专利]双通道DSPEED－DAC_D1G板

说明书

技术领域

本发明涉及用于高速实时信号处理的双通道同步DAC板卡及其硬件结构。用于欺骗式雷达干扰系统和宽带信号模拟器。

背景技术

双通道DSPEED-DAC_D1G板卡主要应用于数据转换率高，模拟信号带宽要求高的场合，例如雷达信号模拟，电子干扰等等。在这些应用中需要DAC具有较高的转换率，并且DAC之前的数据处理能力也有较高的要求。但是对于多数的DAC芯片，极少能够达到1GHz的转换率；同时，DAC芯片多是由DSP控制和进行数据预处理，传输能力和数据处理能力有限。

发明内容

本发明提供一款双通道DSPEED-DAC_D1G板。在本发明中DAC芯片具有高达1.2GHz的数据转换率，由FPGA控制和进行数据预处理；其中FPGA具有几百个硬件乘加器，能够进行并行的数字信号处理，并可实现灵活的控制逻辑，以其可编程的特性，能够根据应用需求，灵活地完成与DAC芯片、FIFO、DSP的接口。

本发明的技术方案是：

本发明是由两个DAC芯片、一个DSP芯片、两个FPGA、四个FIFO芯片、处理节点互联芯片组组成；通讯协议主要包括PCI和StarFabric；板型是CPCI 6U标准板型；工作平台是工控计算机平台。

从板卡上SMA接头上有两个信号线分别连接到两个FPGA上，触发信号从SMA接头引入到FPGA上。

每个DAC芯片分别与一个FPGA互连；FPGA将待转换的数据送给DAC芯片；并同时控制数据的延迟，使两路DAC同步。

每片FPGA上挂接两个FIFO；FIFO的控制信号线和数据线都连到FPGA上，由FPGA对完成FIFO的读写操作和控制。

两个FPGA挂在DSP的EMIFA空间上；DSP对两片FPGA同步或异步访问。

CPCI的自定义接口J4、J5连接在FPGA上，作为板卡对外的数据接口。

本发明的有益效果是：本发明DAC具有高达1.2GHz的数据转换率，模拟信号带宽高，并具备强大的数字信号处理能力和存储能力；具有多种对外的数据接口，可扩展性强。主要应用于数据转换率高，模拟信号带宽要求高的场合，例如雷达信号模拟，电子干扰等等。

附图说明

图1-本发明的板卡实物图；

图2-本发明的电路原理框图。

具体实施方式

下面结合附图和具体实施方式对本发明做进一步详细描述：

如附图1、附图2所示，双通道DSPEED-DAC_D1G板包括两个DAC芯片(TS86101G2B)，共用1GHz输入时钟。DAC芯片具有MUX(4:1)功能，因此它可以将同时输入的四路低速数据信号，按照一定顺序依次转换。所以，输入数据信号的速率可以降至四分之一的转换速率。DAC芯片同时输出一对LVDS差分时钟DSP_CK_T/P，他们是输入时钟的4分频时钟，且与转换时钟保持固定的相位关系。它们经时钟驱动芯片驱动后将作为FPGA的时钟以保证时序的正确。

DAC芯片同时具有输入数据的锁存时钟接口D_CK_T/P，它来自于FPGA的时钟，经过和输入数据一样的驱动和延时，这样可以保证时钟与数据的相位关系保持一致。

两路DAC是既可以单独工作，也可以同步工作。

DAC芯片后端接FPGA(StratixII EP2S60)，由FPGA将四路数据和锁存时钟送给DAC芯片，锁存时钟应该是DA转换时钟的4分频。送给DAC的数据可以用FPGA编程实现内插，提高数据率，满足高速的DA转换率；另外利用FPGA控制数据的延迟，实现DAC芯片(2×TS86101G2B)的同步。

FIFO(IDT72T40118)存储待转换的数据。FIFO存储深度为40bit×128K，时钟速率为250MHz。FIFO具有重传功能，即可以将FIFO内的数据重复发送。每路DAC对应2片FIFO，最大存储容量为256K×40bit。同时，2片FIFO可以保证在重传模式下，FIFO可以乒乓工作。即在一片FIFO进行读操作时，另一片FIFO进行写操作。这样可以保证数据可以被连续转换而不间断。

每个FPGA上挂接两个FIFO。将FIFO的读写控制线及数据线都连在FPGA上。FPGA可以根据要求控制FIFO的读写。FPGA还分别与专用数据接口J4和J5的互联，可以接收来自板外的数据。另外，两个FPGA挂在DSP的EMIFA空间上，根据要求实现与EMIFA的接口电路，接收来自DSP的控制和数据，将数据存储到片内或者FIFO中。