[发明专利]基于交换机的可扩展DSPEED-DSP_Q6455信号处理板无效
| 申请号： | 200710120143.6 | 申请日： | 2007-08-10 |
| 公开（公告）号： | CN101102197A | 公开（公告）日： | 2008-01-09 |
| 发明（设计）人： | 刘国满;高梅国;张雄奎;付佗;王涛 | 申请（专利权）人： | 北京理工大学 |
| 主分类号： | H04L12/02 | 分类号： | H04L12/02;H04L29/06;H04L12/28 |
| 代理公司： | 北京理工大学专利中心 | 代理人： | 张利萍 |
| 地址： | 100081北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 交换机 扩展 dspeed dsp_q6455 信号 处理 | ||
1.基于交换机的可扩展DSPEED-DSP_Q6455信号处理板，其特征在于：它是由七个电源模块、四个处理节点、处理节点互联芯片组和一个于兆以太网接口组成的；通讯协议主要由PCI协议、串行RapidIO协议和于兆以太网协议组成；板型为cPCI 6U标准板型；工作平台是工控计算机平台。
2.根据权利要求1所述的基于交换机的可扩展DSPEED-DSP_Q6455信号处理板，其特征在于互连网络构建方法为：基于串行RapidIO协议的交换机模式、基于FPGA的源同步传输模式、基于cPCI协议的总线模式和基于千兆以太网的网络模式；TMS320C6455的集成外设接口SRIO无缝连接到串行RapidIO交换机Tsi568a，任何两个处理节点通过交换机Tsi568a实现点对点的高速数据传输；TMS320C6455的EMIFA与FPGA接口实现板内处理节点间的高速数据传输；FPGA通过源同步传输方式实现板间高速数据传输；TMS320C6455能够通过cPCI总线实现数据交换；多个信号处理板可以通过千兆以太网络实现数据交换。
3.根据权利要求1所述的信号处理板，其特征在于：每个处理节点由一个TMS320C6455和512MB的DDRII-SDRAM组成。
4.根据权利要求1所述的信号处理板，其特征在于：处理节点互联芯片组由FPGA、串行RapidIO交换机Tsi568a和PCI桥PLX6466组成。
5.根据权利要求1和2所述的信号处理板及其互联网络构建方法，其特征在于：板卡对外留有串行RapidIO接口，可与多个支持串行RapidIO接口的板卡无缝互联；板卡在cPCI自定义的接插件J4和J5上定义了基于FPGA源同步传输的接口；板卡实现了两个PMC标准接口，可与两个PMC子板组合构建信号处理平台。
6.根据权利要求1和2所述的信号处理板及其互联网络构建方法，其特征在于：TMS320C6455支持PCI协议，使工控计算机能通过cPCI总线实时监控各信号处理节点的运行状态；TMS320C6455支持千兆以太网协议，使工控计算机能通过千兆以太网络实时监控各信号处理节点的运行状态。
7.根据权利要求1所述的信号处理板，其特征在于：PCI桥既可以工作在透明模式下，也可以工作在非透明模式下。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京理工大学，未经北京理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710120143.6/1.html，转载请声明来源钻瓜专利网。
