[发明专利]一种开漏/开源电路的输出信号管脚控制装置及方法

说明书

技术领域

本发明涉及数字电子技术，尤其涉及一种开漏/开源电路的输出信号管脚控制装置及方法。

背景技术

开漏(Open Drain)电路是指以金属氧化物半导体场效应管(Metal OxideSemiconductor field effect transistor，MOS FET)的漏极(Drain)为输出端的电路。开漏电路一般结构是在漏极外部的电路添加上拉电阻，完整的开漏电路由开漏器件和上拉电阻组成，开漏器件是指包括MOS FET并且以MOS FET的漏级为输出端的电路器件。如图1所示，为MOS FET组成的开漏电路结构示意图，开漏器件MOS FET的漏级为输出信号管脚，简称开漏管脚，R_pull-up为上拉电阻；VDD为供电电源，VSS连接到地，为开漏管脚提供0参考电位。当开漏电路导通时，开漏电路的内部电流从供电电源VDD经由上拉电阻R_pull-up流入MOS FET再到地VSS。

开源(Open Source)电路是指以MOS FET的源极(Source)为输出端的电路。开源电路一般结构是在源极外部的电路添加下拉电阻，完整的开源电路由开源器件和下拉电阻组成，开源器件是指包括MOS FET并且以MOS FET的源级为输出端的电路器件。如图2所示，为MOS FET组成的开源电路结构示意图，开源器件MOS FET的源级为输出信号管脚，简称开源管脚，R_pull-down为下拉电阻；VDD为供电电源，VSS连接到地，为开源管脚提供0参考电位。当开源电路导通时，开源电路的内部电流从供电电源VDD流入MOS FET经由下拉电阻R_pull-down再到地VSS。

开漏/开源电路所处的状态包括初始状态、正常工作状态和空闲状态，初始状态是指电路初始上电时所处的状态，一般持续很短的时间；正常工作状态是指电路进行正常工作时所处的状态；空闲状态是指电路不进行正常工作，等待控制时所处的状态，当开漏/开源电路接收到脱离空闲状态命令后，才会脱离空闲状态，进入正常工作状态。开漏/开源电路可以通过电路内部的控制功能实现正常工作状态与空闲状态之间的相互转换，以及初始状态到正常工作状态的转换。

开漏/开源电路的系统功耗一般分为动态功耗和静态功耗。动态功耗是指开漏/开源电路正常工作状态时的功率消耗；静态功耗是指开漏/开源电路空闲状态时的功率消耗。可见开漏/开源电路的静态功耗是无用的功率消耗，应该进行有效控制使开漏/开源电路空闲状态时保持较低的功率消耗。

现有技术中在开漏电路空闲状态时，如果开漏管脚为低电平，存在较大的内部电流，计算公式如[1]所示：

I1＝(VDD-VOL)/R_pull-up  [1]

其中，I1为开漏电路处于空闲状态且开漏管脚为低电平时的内部电流，VDD为电源电压，VOL为保证逻辑门的输出为低电平时的电压最大值，R_pull-up为上拉电阻。

在开源电路空闲状态时，如果开源管脚为高电平，存在较大的内部电流，计算公式如[2]所示：

I2＝(VOH-VSS)/R_pull-down    [2]

其中，I2为开源电路处于空闲状态且开源管脚为高电平时的内部电流，VSS为接地0参考电位，VOH为保证逻辑门的输出为高电平时的电压最小值，R_pull-down为下拉电阻。

在开漏电路处于空闲状态并且开漏管脚为低电平，或者开源电路处于空闲状态并且开源管脚为高电平时，开漏/开源电路中存在较大的内部电流导致较大的静态功耗，影响了系统功耗和电路器件的寿命。

发明内容

本发明实施例提供了一种开漏/开源电路的输出信号管脚控制装置及方法，以解决开漏/开源电路空闲状态时可能存在较大的内部电流，导致较大的静态功耗的问题。

本发明实施例提供了一种开漏/开源电路的输出信号管脚控制装置，包括：控制单元、受控输入输出单元和管脚状态存储单元，所述受控输入输出单元连接在开漏/开源电路的输出信号管脚和管脚状态存储单元之间，其中：

所述控制单元在开漏/开源电路初始上电时控制受控输入输出单元单向输入导通，所述输出信号管脚输出的初始电平值经单向输入导通的受控输入输出单元传输到管脚状态存储单元进行保存；