[发明专利]一种相位对准装置、应用该装置的设备及方法

说明书

技术领域

本发明涉及计算机集成电路技术领域，尤其是涉及一种相位对准装置、应用该装置的设备及方法。

背景技术

随着互联网技术的高速发展和普及，人类已经进入了网络时代。但是，广泛存在于互联网中的病毒、黑客以及计算机犯罪，又使得人们对网络的安全产生了信任恐慌，而这样的恐慌又会严重制约互联网技术的进一步发展。

总的来说，通过互联网而进行的对计算机的攻击可以分为基于软件的攻击以及对集成电路芯片的物理攻击。为了解决基于软件的攻击，“可信计算”的概念开始在世界范围内被提出。“可信技术”主要是通过增强现有的PC终端体系结构的安全性来保证整个系统的安全。“可信计算”技术的核心是被称为可信平台模块(Trusted Platform Module，TPM)的安全芯片。TPM是一个含有密码运算部件和存储部件的系统级芯片，它可以有效的防止针对计算机的软件攻击。

随着“可信技术”的应用，基于软件的攻击变得越来越困难，因此，对于集成电路芯片(包括TPM芯片)的物理攻击将会变得更为频繁和常见。根据是否破坏芯片的物理封装，可以将物理攻击技术分为两大类：破坏性攻击和非破坏性攻击。由于非破坏性攻击不需要专用的设备以及高深的专业知识，并且不需要很高的预算，因而成为了最为常用的物理攻击手段。

非破坏性物理攻击可分为很多种类，其中，针对集成电路的时钟进行的频率攻击属于非破坏性攻击中的故障攻击。这种故障攻击采用了故障产生技术，其通过产生异常的应用环境条件，使处理器产生故障，从而获得额外的访问途径。在这种针对集成电路的时钟进行的频率攻击中，攻击者可以通过简单地增加或降低时钟频率一个或多个半周期来实施时钟故障，这样部分触发器会在合法的新状态到来之前采样它们的输入。通过这种针对时钟的故障攻击，可以导致一个或多个触发器处于不正常状态，从而破坏传输到寄存器和存储器中的数据。这种针对时钟的故障攻击通常还会和电源故障结合在一起，通过组合时钟和电源波动，攻击者可以很可靠地增加程序计数器的内容而不影响处理器的其它状态。这样，集成电路芯片的任意指令序列都可以被攻击者执行。

在现有技术中，针对非破坏性物理攻击，本领域技术人员并没有什么很好的应对措施。通常是对时钟进行滤波，以滤除时钟内夹杂的高频杂波，并利用锁相环技术使输出时钟和输入时钟的相位差保持在可接受的范围之内，保证同芯片外部设备正常的通信。由于锁相环可以可靠的保证输入和输出的相位差在可以接受的范围之内，因此锁相环技术成为时钟整形和滤波最常用的选择。

但是，在某些情况下，当系统某部分功能或者整个系统长时间没有任何应用时，系统会自动把这部分的时钟断掉从而进入省电状态，当系统需要再次应用这部分功能时，系统会重新恢复这部分功能的时钟从而在使这部分功能从省电状态中恢复回来，此时锁相环需要重新调整锁定时钟，以保证可接受的相位差。但是，由于锁相环的响应时间比较长，因此需要较长的时间才能使相应的设备能够同系统进行通信。

由此可知，如果系统要求这一部分功能在恢复时钟后立刻通信或者系统需要这一部分功能能够保持进入省电状态之前的状态，在这种情况下对时钟的整形和滤波就不能采用锁相环技术。

发明内容

本发明的目的在于，提出一种相位对准装置、应用该装置的设备及方法。其能够快速的进行相位对准，且在系统从省电状态恢复到初始状态时，仍然能保持系统进入省电状态前的相位已对准状态的方法及其装置。

为了实现上述目的，本发明公开了一种相位对准装置，包括一会产生时钟延迟的电路，还包括：至少一相位检测单元，至少一脉冲计数单元及至少一时钟延迟单元；该相位检测单元通过一脉冲计数单元控制总线连接至该脉冲计数单元；该脉冲计数单元通过一时钟延迟控制总线连接至该时钟延迟单元；将所述输入该会产生时钟延迟的电路外部时钟信号，以及所述外部时钟信号经过会产生时钟延迟的电路后的输出时钟信号，作为两输入信号输入到相位检测单元。

较佳的，所述相位检测单元包括第一锁存器和第二锁存器，用于锁存信号的输入状态。

较佳的，所述锁存器由两个二输入或非门组成。

较佳的，所述相位检测单元还包括第三锁存器，用于锁存输出状态，并输出控制信号到脉冲计数单元。

较佳的，所述相位检测单元还根据输入信号产生一内部时钟信号，输出该内部时钟信号到脉冲计数单元。

较佳的，所述相位检测装置还包括一个二输入或非门、一个反相器、两个传输门，用于对两输入信号的关断和打开。

较佳的，所述脉冲计数单元为一加/减法器。

较佳的，所述内部时钟信号为一震荡信号。