[发明专利]低功耗低时钟摆幅D触发器

说明书

技术领域

本发明属于D触发器设计技术领域，特别涉及一种低功耗低时钟摆幅D触发器。具体的说，“低功耗低时钟摆幅D触发器”是采用低时钟信号摆幅驱动的低功耗高速触发器电路设计，是一种适用于低摆幅时钟信号网络技术的低功耗D触发器电路单元。

背景技术

随着微电子CMOS工艺的发展，集成电路的规模和复杂性越来越大，单位面积上的功耗和散热问题日益受到重视。在大规模数字集成电路设计中，时钟网络的功耗占总功耗的比例越来越大。在2003年的一项研究表明，在当前的高性能处理器中，时钟分布网络子系统的动态功耗占系统整体动态功耗的40％(见文献David E.Duarte，N.Vijaykrishnan，and Mary Jane Irwin，‘A Clock Power Modelto Evaluate Impact of Architectural and Technology Optimizations-A Summary’IEEE CIRCUITS AND SYSTEMS MAGAZINE，THIRD QUARTER，p.36 THIRDQUARTER 2003)。时钟网络的功耗主要消耗在时钟树的缓冲器、时钟互连线和时序逻辑单元上。因此，通过降低时钟网络上的电压信号摆幅，可以降低时钟网络上消耗的能量。

如图1所示为触发器单元示意图，图中D为信号输入端，CK为时钟信号输入端，Q和QN为互补信号输出端。图2所示是传统的触发器电路结构，其广泛应用于数字电路标准单元设计库中。这里以UMC 0.18μm工艺数字标准单元库中上升沿触发的触发器单元DFFX1为一个例子说明(见文献UMC 180nm L180GIIProcess 1.8-Volt SAGE-X^TM v1.0 Standard Cell Library Databook)。这种电路结构简单，但不适合低摆幅时钟网络系统，同时功耗和延时都大。

图3所示为另一个例子的触发器LS_IP_DCO。该电路采用双电源供电，其中时钟部分采用VDD/2电源供电。在降低功耗的同时采用MTCMOS工艺的晶体管以保证延时不增加(见文献Saihua Lin，et al.，“Vdd/2 clock swing D flip-flop byusing output feedback and MTCMOS，”Electronic Letters，20th July 2006 Vol.42 No.15)。但是其采用双电源和使用MTCMOS工艺提高了成本，虽然晶体管数目较少，但是其物理版图的面积却会增加。

发明内容

本发明的目的是提出一种低功耗低时钟摆幅D触发器。是一种低功耗高性能的主从型D触发器，能够适用于低摆幅时钟网络电路系统；同时适用于通用的CMOS工艺，不增加成本；并且使用单一电源供电。其特征在于，该D触发器含有：

1)由堆叠PMOS晶体管、NMOS管和反相器XI1组成的反相器，是一个可以对低摆幅进行反相的反相器，用于对低摆幅时钟信号CK进行反相，该反相器包括，

PMOS管MPV，该管的源极和衬底接电源VDD，而栅极和漏极接在一起；

PMOS管MP1，该管的源极和所述MPV管的栅极、漏极接在一起，该管的衬底接电源VDD，该管的栅极接时钟输入信号CK，漏极标记为CKN；

NMOS管MN1，该管的漏极和所述MP1管的漏极连接到节点CKN，该管的栅极接时钟输入信号CK，该管的源极和衬底都接地；

反相器XI1，该反相器XI1的输入是CKN，输出标记为CKD；

2)触发器主级电路，包括传输门、反相电路和钟控反相电路，其中：

传输门，含有PMOS管MP2和NMOS管MN2，其中MP2管和MN2管源漏相连，源极相连后接数据输入信号D，输出标记为MX。该MP2管的栅极接CKD，衬底接电源VDD。该MN2管的栅极接CKN，衬底接地；

反相电路，由反相器XI2构成，反相器XI2的输入为节点MX，输出标记为节点MY；

钟控反相电路，包括，

PMOS管MP4，该管的源极和衬底都接电源VDD，栅极接MY；

PMOS管MP3，该管的源极和所述MP4管的漏极相接，该管的栅极接CKN，漏极连接到节点MX，衬底接电源VDD；

NMOS管MN4，该管的漏极连接到节点MX，该管的栅极接CKD，衬底接地；

NMOS管MN3，该管的漏极接所述MN4管的源极，源极和衬底接地；

3)触发器从级电路，包括：