[发明专利]一种降采样滤波方法和降采样滤波器

说明书

技术领域

本发明涉及集成电路设计制造领域，特别涉及一种降采样滤波方法和降采样滤波器。

背景技术

在数字信号处理技术和大规模集成电路技术巨大进步的推动下，无线通信技术正朝着数字化方向迅速迈进，在数字信号处理系统中往往一个处理芯片就能够实现信号的频谱搬移、抽取/插值、滤波、均衡、同步、调制/解调、纠错、信源编/解码等功能。当然这一切都是以数字化为前提的，也就是说在模拟射频(RF)前端与基带数字信号处理系统之间必须存在模拟/数字变换(A/D)或数字/模拟变换(D/A)。射频信号被天线感应接收以后，经过预选、低噪声放大(LNA)、混频、滤波和放大后，产生第二中频信号，通过抗混叠滤波后作为模拟/数字变换器(A/D)的模拟输入信号，模拟/数字变换器的主要作用是将适于在无线信道中传播的连续时间的模拟信号转换成为离散时间的数字信号。它在通信系统中的位置可以根据应用场合放置在天线调谐器输出端、二/三次中频输出端或基带。然后由数字下变频器完成数字化频谱搬移，降采样，最后用数字滤波器抑制带外能量，并将数据传送给通用数字信号处理器。

现有技术中降采样滤波器不仅要承担降采样的任务，还需要承担过滤干扰信号的任务，例如邻频或同频的信号噪声，因此一个降采样滤波器同时既要对输入数据进行降采样处理又要去除该输入数据中的干扰噪声。由于降采样滤波器的前级NCO(numerically controlled oscillator，数控振荡器)为降采样滤波器提供输入数据的速率非常高，因此该降采样滤波器在一个时钟周期内能够处理的算法步骤就是非常有限的，例如NCO提供给降采样滤波器的数据速率为30MHz，而降采样滤波器自身的时钟为60MHz，因此降采样滤波器对于输入数据的一个时钟周期内只能执行2步算法，如果要保证降采样滤波器处理速度，则就需要提高降采样滤波器自身的时钟，或增加降采样滤波器内部乘法器的数量，使得该降采样滤波器能够在输入数据的一个时钟周期内执行更多的运算步骤。然而往往对于一个芯片来说，因为该芯片内部的所有模块会共用一个时钟，所以其芯片整体的时钟是相对固定的，这样也就是说如果要保证该降采样滤波器的处理速度，就必须要增加降采样滤波器内部的乘法器数量，因此就造成了现有技术中降采样滤波器内部面积太过庞大的问题，从而增加了整个芯片的功耗。

发明内容

本发明目的是提供一种降采样滤波的方法和降采样滤波器，其能够有效减小降采样滤波器的芯片面积，从而降低整个芯片的功耗。

为解决上述技术问题，本发明提出一种降采样滤波器，至少包括第一级降采样滤波模块和第二级抗干扰滤波模块，

所述第一级降采样滤波模块，用于对输入数据进行降采样处理，生成降采样数据；

所述第二级抗干扰滤波模块，用于对所述第一级降采样滤波模块生成的降采样数据进行干扰滤波；所述第二级抗干扰滤波模块包括邻频干扰滤波子模块，用于对所述第一级降采样滤波模块生成的降采样数据进行邻频干扰滤波；所述第二级抗干扰滤波模块还包括同频干扰滤波子模块，用于对所述第一级降采样滤波模块生成的降采样数据或所述邻频干扰滤波子模块滤波后的数据进行同频干扰滤波；所述第二级抗干扰滤波模块还包括控制器，用于控制所述同频干扰滤波子模块的开启或关闭，当不需要进行同频干扰滤波时将所述同频干扰滤波子模块关闭。

其中，所述第一级降采样滤波模块和第二级抗干扰滤波模块的时钟频率相同。

其中，所述输入数据由数控振荡器NCO产生，输入速率为30MHz。

其中，所述第一级降采样滤波模块生成的降采样数据输入速率为10MHz。

本发明还提出一种降采样滤波方法，包括以下步骤：

对输入数据进行降采样处理，生成降采样数据；

对所述生成的降采样数据进行干扰滤波，包括：对所述降采样数据进行邻频干扰滤波；判断是否需要对所述降采样数据进行同频干扰滤波；如果需要，则对所述降采样数据进行同频干扰滤波。

本发明的技术方案具有以下优点：由于将降采样滤波器分为两级，第一级降采样滤波模块进行降采样，第二级抗干扰滤波模块进行干扰滤波，第二级抗干扰滤波模块的输入数据是经过第一级降采样滤波模块降采样处理的，因此其数据速率远远小于NCO为降采样滤波器提供的数据速率，这样对于第二级抗干扰滤波模块来说在输入数据的一个时钟周期内能够执行的算法步骤将会大大增加，从而减少第二级抗干扰滤波模块内部的乘法器数量，有效的减小了芯片的面积，降低了整个芯片的功耗。