[发明专利]源同步选通脉冲接收器的锁定方法与装置

说明书

技术领域

本发明涉及微电子领域，更具体地说涉及一种对源同步选通脉冲接收器的锁定装置与方法。该方法去除了使用源同步数据总线和地址总线的微处理器系统中因总线噪声所引起的错误，对伪选通脉冲信号进行锁定接收，从而可以对制造过程中或者其它制造过程之前的变化进行补偿。 

背景技术

当前的计算机系统主要使用源同步系统总线来进行不同的总线代理(busagent)之间的数据交换，例如在微处理器和存储单元之间的数据交换。源同步系统总线协议可以支持高速的数据交换。源同步系统总线协议的基本原则是发送端总线代理在固定的时间间隔内占用总线进行数据传输，并插入与发送信号对应的选通脉冲信号，接收器通过该选通脉冲信号来识别数据的有效性。所有的数据信号和其对应的选通脉冲信号在总线上的传输都是经由相同的传播路径。因此，一旦监测到对应的选通脉冲信号，使接收器能相对确定发送数据为有效。 

有很多种情况会造成脉冲选通信号的接收错误，其中之一就是来自附近信号的干扰。然而现有的总线协议选用的是采样机制来监测和改正总线上发生的错误。由于没有一个绝对的时间参考，源同步总线上数据选通脉冲信号的毛刺(glitch)带来的错误往往更加复杂。例如，在现有的总线协议中，出现多个总线时钟周期时候，需要判断发送的选通脉冲信号是一个真正的信号转换(transition)还是毛刺。在当前的源同步总线上，会出现在一个时钟周期内，几个数据突发同时传送的情况。而接收器的总线代理只有通过数据选通脉冲信号来判断数据是否有效。选通脉冲信号转换的时机是总线时钟的一个函数，但是在接收器，由于在总线时钟和数据选通脉冲之间存在着未知的固定相位偏移，数据选通脉冲信号的切换对于总线时钟来说是异步的。 

因此，出现了多种方法可以监测和去除源同步总线选通脉冲上产生的毛刺。其中一类令人感兴趣的技术就是本发明涉及的“接收器锁定”技术。如 上文所述，源同步总线协议往往规定数据选通脉冲仅占用一个总线时钟周期的一部分。当一个数据选通脉冲的长度为总线时钟的1/4周期时，现有技术提供若干种机制将接收器的时间锁定为总线时钟的1/4周期。但是这些技术均需要采用固定逻辑电路来计算锁定时间，因此一旦器件温度，总线时钟频率或者核心工作电压等参数有微小的变化，都会对锁定时间造成不利的影响。制造过程中的变化可能导致总线的各个部分之间锁定时间的不同。因此设计者就需要按照最坏的情况来进行设计。 

发明人注意到现有接收器锁定技术存在着缺陷，没有对上述制造过程中的变化进行任何补偿。所以，现有技术提供的采样机制是不合格的，并会对计算机系统设计产生错误的影响。 

因此，需要一种装置与方法使接收器可以在有效地监测到源同步选通脉冲信号后对其进行锁定，而锁定的时间可以不断的根据温度，核心电压，以及总线时钟周期带来的变化进行调整。并且，这一种接收装置需要能对源同步选通脉冲接收器中发送的伪选通脉冲信号进行锁定，且锁定时间可以调整，从而补偿制造过程以及或者测试部分中的变化。 

同时，这种源同步选通脉冲锁定技术也要能够对于批量、晶片和裸片之间制造过程中或者其它制造过程之前的变化进行补偿。 

发明内容

相对于其它技术，本发明解决了上述问题，并对原有的缺点，局限进行了改进。 

本发明提出了一种先进的对源同步选通脉冲接收器进行锁定的方法与装置，可以对于温度，总线时钟周期，核心电压带来的变化进行持续的补偿调整。在一个实施例中，提供了一种排除源同步接收器的错误接收的装置。该装置包括一个延时锁定环和一个或多个选通脉冲接收器，延时锁定环是用来接收参考时钟信号，产生一个选择矢量信号和一个经过编码的选择矢量信号，并且不断地更新该选择矢量信号和该经过编码的选择矢量信号，通过该选择矢量信号从该参考时钟信号的多个连续时延版本中选择比上述参考时钟信号落后一第一时间间隔的时延版本作为一合适的时钟信号，该第一时间间隔少于或等于一定个的该参考时钟信号的时钟周期。延时锁定环有调整逻辑电路(adjust logic)，用于接收未经过调整的选择矢量信号，并通过降低未经过 调整的选择矢量信号的值来产生一个经过调整的选择矢量信号。每一个或多个选通脉冲接收器都和延时锁定环相对应，并接收经过编码的选择矢量信号和对应的选通脉冲信号。一旦与该选通脉冲接收器对应的选通脉冲信号发送，对该选通脉冲信号进行上述第一时间间隔的接收锁定，其中，上述经过编码的选择矢量信号从上述选通脉冲信号的多个连续时延版本中选择一个合适的版本，其中，所选的该合适的版本比所述选通脉冲信号落后该第一时间间隔。