[发明专利]半导体装置和电路元件的布局方法

说明书

技术领域

本发明涉及带有多个单元的半导体装置，所述单元包括晶体管对并且具有多个输出端子，本发明还涉及电路元件的布局方法。特别地，本发明涉及液晶显示器驱动器。

背景技术

如日本公开专利文档(日本专利申请未决公开No.2006-101108)和日本专利文档(日本专利No.3179424)中所示，在具有多个相同规格单元的半导体装置中通常要求相邻单元间的相对配置精度，而通过对元件进行匹配来提高多个端子的输出特性的技术是已知的。

例如，对于配置液晶驱动器的半导体装置来说，每个单元都配置有运算放大器。通过使多个运算放大器的偏置电压和转换速率相一致，可以降低图片数据的非常规亮度和非常规颜色等，并且获得高的图片质量。

图5中示出了传统的半导体装置A5配置的示例。在图5中，附图标记Q是晶体管，附图标记S、G和D分别是晶体管的源极、栅极和漏极，附图标记Q’是伪元件。在现有技术中，通过将晶体管布置为转向排除异常和屏蔽异常来确保相对的配置精度。

单元C₁到C_n是运算发大器，提供差分放大器电路和电流镜像电路。对这些运算放大器进行配置的晶体管分别两两形成对(以下称为“晶体管对”)，这些晶体管对以相等的间距平行布置。在这种配置中，构成晶体管对的两个晶体管的相对配置精度决定了特性。通过采用这两个晶体管的对称布置，并且使电极层和电触头相一致(相同的长度和相同的金属材料)，可以对称地使晶体管对的特性相一致。每个单元的差分放大器电路和电流镜像电路具有对称的属性，其中通过向两端添加伪元件而使元件的中心成为原点。结果是，从C₁到C_n，相邻单元之间的特性变得彼此相一致。

一般来说，已知基于半导体装置制造的变化包括局部变化和整体条件变化。局部变化是非正常元件，其对应于加工偏差的白噪声。整体条件变化是由于制造时的温度梯度引起的变化元件，并且在整个晶片上显示出平滑移动。

作为针对晶体管局部变化的措施，注意到“阈值电压的变化与晶体管尺寸L和W的乘积的平方的倒数成比例”这一现象(以下称为“倒数比例关系”)，并且决定晶体管中的沟道长度L和沟道宽度W，从而使得晶体管的局部变化不会发生。

作为防止整体条件变化的措施，如非专利文档(J.Bastors，M.Steyert，B.Graindourze，W.Sansen，“Matching of MOS Transistors with Different LayoutStyles”，IEEE International Conference on Microelectronics Test Structures，Vol.9，pp.17-18，March 1996)所示，存在一种方法，该方法采用点对称的晶体管对的布局，例如带有网络布置的公共质心类型和华夫(waffle)类型。根据该方法，由于提高了晶体管对的相对配置精度，因此最小化了整体条件变化的影响。

传统上，通过使用这样的方法，提高了差分放大器电路和电流镜像电路的相对配置精度，并且确保了单元个体的特性。然后，实现对多个单元进行排列的半导体装置，从而使得多个端子的输出特性相一致。

在上述半导体装置A5中，由于其集中于提高单元个体的特性，在每个输出端子的电压为5V的情况下，当其处于该加工偏差的影响下时，其在相邻单元之间变化，例如从单元C₁输出5V，从单元C2输出5.02V以及从单元C3输出4.98V。并且，这样的变化不规则地发生。这是由于在布局安培中多晶硅的密度和距离是不同的，还因为整体条件变化的因素是复杂而巨大的。

那么，在根据单元的特性调查了诸如晶体管变化的每个参数之后，基于上述认识设计和布置每个单元。在这种情况下，除了电路设计的终止阶段以外，难以精确计算单元尺寸。另外，当调整晶体管之间的距离以减小面积的时候，可能导致相对配置精度降低。至于相邻单元之间，例如单元C₁和单元C₂之间、单元C₂和单元C₃之间的相对配置精度，难以避免加工偏差的影响。