[发明专利]升压/降压型直流－直流变换器及其控制电路和控制方法

说明书

相关申请的交叉引用

本申请基于2006年6月16日提交的在先日本专利申请No.2006-167677和2007年6月7日提交的日本专利申请No.2007-151323中的每一个并且要求其优先权，上述申请的全部内容通过引用而结合于此。

技术领域

本发明涉及升压/降压型DC-DC变换器及其控制电路和控制方法，更具体地说，本发明涉及能够降低开关元件的平均开关频率并且能够实现高效率的升压/降压型DC-DC变换器。

背景技术

在升压/降压型DC-DC变换器中，通过开关元件的接通/关断操作以预定频率交替地重复以下状态(1)和状态(2)，所述状态(1)用于把能量从输入侧积累到电感器中，所述状态(2)用于把能量从电感器释放到输出侧，电感器被连接到电压输入端子、电压输出端子和基准电位这三个端子。

在美国专利No.6,087,816中公开的升压/降压型DC-DC变换器中，还提供了状态(3)，用于把电压输入端子经由电感器连接到电压输出端子并且把能量提供给输出端子。在一个时钟周期内，执行状态(1)与状态(2)间的切换或者状态(2)与状态(3)间的切换。

另外，图12所示的传统升压型DC-DC变换器100包括晶体管FET101到FET103。当DC-DC变换器100的操作被停止时，晶体管FET103被设为截止以阻断从输入电压Vin流向负载RL的暗电流。

另外，美国专利No.6,275,016、日本公开的未审查的专利申请No.2005-192312、日本公开的未审查的专利申请No.S55-68877、美国专利No.5,402,060、美国专利No.4,395,675、日本公开的未审查的专利申请S56-141773和日本公开的未审查的专利申请No.2000-134943被公开为与上述相关的相关技术。

最近对电装置小型化和轻型化的要求已经推进了电感器的小型化。这使得必须抑制电感器电流的电流峰峰值，从而开关频率上升并且开关损耗倾向于增加。因此，有必要在降低开关频率的同时抑制电感器电流的电流峰峰值以降低开关损耗。然而，降低开关频率未在美国专利No.6,087,816中公开，并且开关损耗无法降低，这形成了问题。

另外，当图12所示的传统升压型DC-DC变换器100从操作停止状态启动并且晶体管FET103被设为导通时，对输出电容器C101的充电电流变成突流(rush current)Ir。结果，输入电压发生瞬时降低，这是成问题的，因为其很可能造成小故障，例如激活保护电路，等等。另外，因为输出电压Vout由于突流而急剧地从0(V)升高到输入电压Vin，这使得无法执行软启动控制，软启动控制是一种使输出电压Vout从0(V)逐渐升高到预定设置电压的控制方式。这是传统技术成问题的方面。另外，突流Ir可能会损坏电路的每个组成元件，这也是成问题的。

发明内容

为了解决背景技术中的问题中的至少一个，本发明的第一目的是提供一种升压/降压型DC-DC变换器，其能够在减少开关元件的单位时间内的开关次数、平均开关频率的同时抑制电感电流的电流峰峰值，并且能够实现高效率。第二目的是提供一种能够在满足软启动控制和暗电流防止这两个条件的情况下升高电压的升压/降压型DC-DC变换器。

附图说明

图1是升压/降压型DC-DC变换器1的电路图；

图2是示出了状态(1)的电路图；

图3是示出了状态(2)的电路图；

图4是示出了状态(3)的电路图；

图5是第一实施例的状态转换图；

图6是第一实施例的DC-DC变换器1的波形图；

图7是示出了传统电路操作的波形图；

图8是第二实施例的状态转换图；

图9是第二实施例的DC-DC变换器1的波形图；

图10是DC-DC变换器1b的电路图；

图11是第三实施例的DC-DC变换器1b的波形图；

图12是传统DC-DC变换器100的电路图。

具体实施方式

第一状态是这样一种状态，其中第一和第二开关元件导通。在这种情况下，电感元件的一个端子连接到电压输入端子，并且其另一个端子连接到基准电位。在第一状态下，能量被从电压输入端子侧积累到电感元件中，并且电感电流随着时间的流逝以恒定的陡峭斜率增加。增加斜率是通过(输入电压)/(电感值)来计算的。